發(fā)簡信
IP屬地：海南
-
vivado中BUFG和BUFGCE使用
來源：https://blog.csdn.net/lv0817/article/details/70214595 1.BUFG,IBUFG的說明...
-
FPGA基礎之邏輯單元（LE or CLB）的基本結(jié)構(gòu)轉(zhuǎn)載：https://blog.csdn.net/lg2lh/article/details/39083537轉(zhuǎn)載： https://blog....
-
ASIC轉(zhuǎn)FPGA
1.目標 將ASIC設計代碼做一定轉(zhuǎn)換娜搂，變成FPGA的輸入议谷，供FPGA原型驗證使用亲桥。 2.ASIC轉(zhuǎn)FPGA基本原理 ASIC和FPGA的物理結(jié)...
-
Pseudo Code 偽代碼
偽代碼（pseudocode）是一種算法描述語言，能夠使被描述的算法能夠被各種編程語言實現(xiàn)蒋情，作用可以參考數(shù)學里的公式眷茁；偽代碼必須可讀性好，結(jié)構(gòu)清...
-
術語pin、port忙干、pad的區(qū)別
要把設計里的net拉到外部進行封裝器予，因為線條的寬度太細，不能承受焊接壓力捐迫，需要先把net焊接到一個較大的金屬塊上乾翔，這個較大的金屬塊就是pad，p...
-
shell學習筆記四.md
1.字段拼接${} 2.取一個文件的存儲路徑：dirname施戴；取一個文件名（去后綴）basename 3.退出狀態(tài) 4.文件描述符 5.stty...
-
異步fifo設計中的一些疑惑
自己在看Vijay A.Nebhrajani關于異步fifo結(jié)構(gòu)文章時反浓，存在的兩個疑惑，在這里記錄一下. 困惑：讀寫時鐘肯定會有快慢關系的存在赞哗，...
-
同步fifo設計1.同步fifo的功能點 當fifo寫滿的時候雷则，輸出滿標志.當fifo讀空的時候，輸出空標志.寫滿之后不能繼續(xù)寫懈玻，即有滿標志巧婶，禁止向ram寫入數(shù)...
-
跨時鐘域設計1. 基本概念 什么是亞穩(wěn)態(tài)亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當一個觸發(fā)器進入亞穩(wěn)態(tài)時涂乌，既無法預測該單元的輸出電平艺栈，也...