8篇文章 · 15441字 · 2人關(guān)注
-
從鎖存器到觸發(fā)器基本RS鎖存器 交叉耦合的或非門(mén)構(gòu)成嫉鲸，R是reset（置0）蹋半，S是set（置1）,RS不能同時(shí)為1。 RS鎖存器 由基本RS加了控制電平構(gòu)成，圖...
-
異步FIFOFIFO是一種現(xiàn)先進(jìn)先出的數(shù)據(jù)緩沖器减江，特點(diǎn)是沒(méi)有外部的讀寫(xiě)地址染突。根據(jù)滿(mǎn)和空信號(hào)設(shè)計(jì)寫(xiě)使能和讀使能來(lái)寫(xiě)/讀FIFO，當(dāng)FIFO滿(mǎn)的時(shí)候不可以往里面...
-
"華為"數(shù)字IC筆試
單選 1. 可以出現(xiàn)多個(gè)用例測(cè)試通過(guò)后某個(gè)測(cè)試點(diǎn)才能覆蓋的情況辈灼。 A. 正確B. 錯(cuò)誤 2. 下邊哪些因素不會(huì)影響芯片的性能（） A. 工作電壓...
-
VCS
VCS 即 verilog compile simulator份企，主要分為兩個(gè)步驟：compile編譯、simulator仿真 編譯編譯veril...
-
數(shù)字IC筆記1. 亞穩(wěn)態(tài) 亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定的時(shí)間段內(nèi)到達(dá)一個(gè)可以確認(rèn)的狀態(tài)巡莹。 發(fā)生情況 在跨時(shí)鐘域傳輸或者異步信號(hào)采集時(shí)可能發(fā)生司志。 跨時(shí)鐘域信...
-
TPU1.0理解根據(jù)論文“數(shù)據(jù)中心的 TPU 性能分析”初略了解一下TPU實(shí)現(xiàn) In-Datacenter Performance Analysis of a ...
-
function和task
任務(wù)和函數(shù)，可以把一個(gè)很大的程序模塊分解成許多較小的任務(wù)和函數(shù)便于理解和調(diào)試降宅。在編寫(xiě)Testbench時(shí)用的較多骂远，而在寫(xiě)可綜合的代碼時(shí)要少用。 ...
-
FPGA中Latch問(wèn)題
Latch是鎖存器的意思腰根。產(chǎn)生原因：一般是if 和case狀態(tài)不全激才。時(shí)序電路=組合邏輯電路+儲(chǔ)存電路；儲(chǔ)存電路有兩個(gè)：鎖存器（latch）和觸發(fā)...
