FPGA的角色也慢慢從當(dāng)初的設(shè)計(jì)數(shù)字電路耻矮，到后來也把DSP干的活給干了，再到現(xiàn)在也想把ARM的活給干了忆谓。幾年前裆装，嵌入式處理器方面，就是三國（ARM、DSP哨免、FPGA）鼎立茎活，F(xiàn)PGA干的最多的也就是協(xié)處理，那時(shí)大部分人都去學(xué)習(xí)ARM琢唾，學(xué)習(xí)DSP和FPGA的寥寥無幾载荔，沒辦法，市場所向采桃，市場所需的DSP和FPGA開發(fā)人員就是要求少而精懒熙，當(dāng)然那時(shí)ARM也是炒得火熱，各種培訓(xùn)機(jī)構(gòu)涌現(xiàn)普办，有種供過欲求的趨勢工扎。如今這形勢已經(jīng)變了，ARM器件廠商一般連方案都提供了衔蹲，市場沒必要要那么多的ARM器件開發(fā)人員肢娘，更多需要的是做上層軟件的人員，由此當(dāng)初大部分ARM器件開發(fā)人員更多的就轉(zhuǎn)向了做上層軟件和系統(tǒng)軟件方面舆驶。沒辦法蔬浙，市場所向，智能手機(jī)出現(xiàn)贞远，需要的更多的是人/物與人/物之間的連接，由此也出現(xiàn)了近兩年做應(yīng)用軟件人員越來越多笨忌，做ARM蓝仲、DSP、FPGA器件開發(fā)人員越來越少的現(xiàn)象官疲，這情況也是和前幾年的情況一樣一樣的袱结。
不過，現(xiàn)在的總趨勢是電子產(chǎn)品的集成度必須越來越小途凫，一板多芯片的情況也必須改變垢夹，變成了現(xiàn)在的一板一芯片，一芯片多核的形勢维费，而SoPC（system on the chip）的特性正好能滿足電子產(chǎn)品的集成度越來越高的特點(diǎn)果元。
下圖為2013年Altera和xilinx官網(wǎng)的頭條，Altera當(dāng)年提出的技術(shù)藍(lán)圖犀盟，如今Altera都已經(jīng)實(shí)現(xiàn)了而晒，電子產(chǎn)品更新的速度還是很快的，工藝甚至超過當(dāng)初設(shè)計(jì)的發(fā)展藍(lán)圖阅畴，達(dá)到了14nm（估計(jì)也達(dá)到了一個(gè)暫時(shí)的極限倡怎，F(xiàn)PGA的單位面積邏輯門集成度也很高了，所以要在廣度上進(jìn)行擴(kuò)展），所以也集成了ARM监署，也能跑跑OpenCL（異構(gòu)并行計(jì)算颤专，當(dāng)前大數(shù)據(jù)處理前衛(wèi)處理方式）。
Altera和xilinx也開始大力推廣SoC開發(fā)平臺钠乏，逐漸感覺FPGA開發(fā)的軟硬件界限越來越模糊了………….
這些年FPGA芯片的發(fā)展形勢就是：單位面積上邏輯門越來越高栖秕、功耗越來越低、硬件集成模塊越來越多缓熟，芯片價(jià)格也越來越實(shí)惠（但是相比ARM而言還是貴的）累魔，如今感覺FPGA的功耗還是一個(gè)問題，再降功耗也是一個(gè)很大的難題够滑，Altera在降低功耗可下了大工夫垦写，連電源功耗管理芯片PowerSoC都開始自己做了，看來FPGA的功耗設(shè)計(jì)還是個(gè)很大的難題彰触，沒辦法集成度梯投、時(shí)鐘頻率、功耗是個(gè)矛盾的問題况毅。
芯片功能方面分蓖，從cyclone用到如今的cycloneV，感覺單位的邏輯門集成度越來越高尔许，從cyclone到cyclone IV感覺FPGA的變化就是邏輯門集成度么鹤、集成DSP處理模塊數(shù)量和功耗，基本上沒有多大的變化味廊，所以作為一個(gè)基礎(chǔ)入門FPGA的學(xué)習(xí)也無須強(qiáng)求一定要最新的cyclone型號蒸甜，其實(shí)內(nèi)部基本無差，關(guān)鍵還是要掌握基礎(chǔ)的邏輯設(shè)計(jì)規(guī)則余佛。但是從cycloneV的S信號型號開始柠新，就開始集成ARM處理器，功能也就實(shí)現(xiàn)了一個(gè)廣度上的擴(kuò)展辉巡，當(dāng)初的三國鼎立也變成了一家恨憎，估計(jì)以后懂FPGA的，也要開始學(xué)軟件郊楣、ARM憔恳、系統(tǒng)方面的知識了，開發(fā)FPGA也要開始面臨一個(gè)轉(zhuǎn)型痢甘，也就是轉(zhuǎn)型到SoCFPGA的開發(fā)喇嘱，更像是一個(gè)系統(tǒng)設(shè)計(jì)。但是FPGA器件開發(fā)人員的轉(zhuǎn)型相對較難塞栅，因?yàn)殚_發(fā)語言沒有相通性者铜，F(xiàn)PGA開發(fā)所看到的是觸發(fā)器腔丧、鎖存器、門電路作烟，邏輯流也是一大堆并行的信號流愉粤，而軟件開發(fā)是串行執(zhí)行，由當(dāng)前的處理結(jié)果引導(dǎo)到下一個(gè)執(zhí)行動作拿撩。
FPGA本身的無奈衣厘，雖然能夠并行計(jì)算、流水線處理压恒，但是有些東西是串行實(shí)現(xiàn)的影暴，雖然狀態(tài)機(jī)本身能夠?qū)崿F(xiàn)，但是實(shí)現(xiàn)起來也是很復(fù)雜的探赫，例如一個(gè)iic接口或者是一個(gè)SD卡讀寫操作型宙，這種串行機(jī)制非常強(qiáng)的東西，用FPGA就是很不方便了伦吠，用狀態(tài)機(jī)的方式實(shí)現(xiàn)妆兑，估計(jì)也要幾百上千行的代碼，而用C實(shí)現(xiàn)的話簡單方便毛仪。如非必要搁嗓，還是不要少讓FPGA干那些串行機(jī)制太強(qiáng)的活，多干些數(shù)據(jù)搬運(yùn)的工作箱靴。
FPGA應(yīng)用方面腺逛，在通信方面的應(yīng)用還最為廣泛的，但是FPGA承擔(dān)的角色主要還是高速數(shù)據(jù)搬移衡怀、高速數(shù)學(xué)運(yùn)算與數(shù)據(jù)處理屉来、ASIC/SoC的原型驗(yàn)證。
雖然現(xiàn)在出現(xiàn)了異構(gòu)并行計(jì)算的趨勢狈癞，但還不是主流，OpenCL也可以實(shí)現(xiàn)到FPGA上茂契，在能效上FPGA也比GPU高一到兩個(gè)數(shù)量級蝶桶，以前運(yùn)行在GPU上工程也能夠移植到FPGA上運(yùn)行，運(yùn)行速度方面也有很大的提升掉冶，但是其所帶來的資源使用率還是個(gè)很大的問題真竖，畢竟成本太高，開發(fā)難度也上了一個(gè)臺階厌小，開發(fā)者要掌握的知識量也是很大的（算法層面恢共、器件實(shí)現(xiàn)層面、并行計(jì)算層面）璧亚。異構(gòu)并行計(jì)算國內(nèi)目前估計(jì)沒幾家在研究讨韭，百度在這方面走在了前沿，需要用到更加高級的計(jì)算能力來支撐其龐大的業(yè)務(wù)和大量的數(shù)據(jù)計(jì)算，由此百度開始嘗試用FPGA打造AI專有芯片透硝，并成就了第一版AI專有芯片版百度大腦——FPGA版百度大腦狰闪。這使得百度成為了全球最早將FPGA規(guī)模應(yīng)用在人工智能領(lǐng)域的公司，也和Altera開啟了合作濒生。同時(shí)埋泵，也有應(yīng)用于金融超級計(jì)算，單純用超級計(jì)算機(jī)罪治，需要運(yùn)行238秒丽声，而在超級計(jì)算機(jī)中添加FPGA，運(yùn)行只需要12秒觉义。但是雁社，目前離FPGA廣泛用于異構(gòu)并行計(jì)算還有距離。
對于目前開始火熱起來的VR谁撼、MR歧胁，估計(jì)FPGA的應(yīng)用主要是在前期asic驗(yàn)證或者是作為一個(gè)數(shù)據(jù)協(xié)處理器件，畢竟VR和MR面臨的是消費(fèi)類電子產(chǎn)品厉碟，成本是關(guān)鍵喊巍，ASIC才是VR投向市場的關(guān)鍵所在。
電子產(chǎn)品朝著一板一芯片箍鼓，一芯片多核的形勢短期之內(nèi)不會改變崭参，F(xiàn)PGA硬件上該集成的已經(jīng)集成了，Altera三年前的設(shè)計(jì)藍(lán)圖已經(jīng)完成款咖，未來如何走向還是很期待何暮。作為FPGA器件開發(fā)，要掌握的知識越來越多铐殃，面對市場的少而精轉(zhuǎn)變?yōu)樯俣Ｍ荩現(xiàn)PGA的門檻感覺也越來越高，畢竟這個(gè)行業(yè)發(fā)展太快了富腊，所以坏逢，從功利的角度上來講，如果是只是為了找工作的話赘被，應(yīng)該去選擇那些就業(yè)概率更大的技術(shù)學(xué)習(xí)是整，如果對FPGA、對并行計(jì)算感興趣的話民假，就堅(jiān)持學(xué)習(xí)下去浮入，這方面還是有未來的。
