STM32 SDRAM 布線概要
原文鏈接
層疊
1.當(dāng)設(shè)計(jì)一個(gè)外置SDRAM的板子時(shí)，層疊是非常重要的，2層板是不適合新手的，如果你在乎EMI性能的話梅掠。
2.當(dāng)STM32和SDRAM都是非BGA封裝時(shí)，如果你有比較充足的經(jīng)驗(yàn)店归，可以使用4層板
3.如果STM32和SDDRAM都是BGA的話阎抒，6層板是最低要求，在保證電源和信號(hào)完整性的前提下能正常扇出和布線消痛。
STM32引腳的規(guī)劃
面對(duì)現(xiàn)實(shí)吧且叁，大部分BGA STM32芯片有著非常糟糕的接口引腳分布，大部分引腳都散落在各處秩伞，需要以合適的走連接到JEDEC兼容的SDRAM引腳上逞带，這讓STM32 SDRAM PCB 在四層板上設(shè)計(jì)變得尤為困難，必須使用6層板才能得到一個(gè)良好的PCB設(shè)計(jì)纱新。
stm32-sdram-pcb-design-bga-interface-connections.png
大多數(shù)MCU的最大工作頻率為180 MHz展氓。 FSMC或外部存儲(chǔ)器控制器的最大時(shí)鐘速率為其一半，即90 MHz脸爱。
某些系列遇汞，例如STM32H7是高性能MCU，主頻高達(dá)400MHz左右簿废，即SDRAM的時(shí)鐘頻率為200MHz左右空入。
以下規(guī)則是你在設(shè)計(jì)STM32 SDRAM時(shí)需要牢記的
200MHZ的方波包含高達(dá)1GHz的高頻分量。應(yīng)當(dāng)遵守所有的高頻電路設(shè)計(jì)原則族檬，No hard bends, No stubs, 走線下方需要保證有完整的地平面歪赢。
Traces的阻抗非常重要，根據(jù)IS42S16400J的數(shù)據(jù)手冊(cè)指示单料，它可以兼容STM32埋凯，使用50ohm的負(fù)載阻抗即能滿足所有的IO特性点楼。在所有的走線上實(shí)現(xiàn)50ohm的特征阻抗匹配能有效的避免信號(hào)反射。保持Traces的寬度一致不是絕對(duì)必要的递鹉，但對(duì)保持所有SDRAM信號(hào)線的均勻阻抗是非常必要的盟步。
走線間距應(yīng)當(dāng)保持至少12mil。建議為25mil躏结。盡量避免平行彎曲以減少串?dāng)_。
所有的信號(hào)都在時(shí)鐘上升沿時(shí)讀取狰域，所以所有的信號(hào)線必須參照時(shí)鐘做等長處理媳拴。所有的信號(hào)應(yīng)在時(shí)鐘線長度的+/-400mil的范圍內(nèi)。如果時(shí)鐘線有多條走線兆览，那么各走線之間的長度誤差不能超過+/- 20mil屈溉，防止時(shí)鐘偏移。
查閱數(shù)據(jù)手冊(cè)抬探，找出最大允許的信號(hào)線偏移子巾。0.15mm的長度不匹配能造成大約1ps的偏移。STM32 SDRAM的PCB設(shè)計(jì)中最大能接受50ps的偏移小压。但是越低的偏移越好线梗。
不要在等長，布局的邊緣瘋狂試探怠益。雖然它可能能正常的工作一段時(shí)間仪搔，但是隨著溫度的變化，SDRAM可能會(huì)出現(xiàn)數(shù)據(jù)錯(cuò)誤蜻牢。因?yàn)槠坪蛡鬏敃r(shí)間是隨溫度的變化而變化的烤咧。
最后編輯于 ：
?著作權(quán)歸作者所有,轉(zhuǎn)載或內(nèi)容合作請(qǐng)聯(lián)系作者
