DDR仿真用的是SPEED2000，在DDR仿真前可以先補(bǔ)充SPEED2000的時(shí)域波形仿真和IBIS仿真基礎(chǔ)屈尼，我們以DDR內(nèi)存條為例，進(jìn)行簡單的DDR SI仿真。
1. Cadence17.2的SPPED2000在Generator里
2. 點(diǎn)擊Generator后會選擇license所灸，這里注意要全選，否則后面DDR仿真會報(bào)spd error
3. 選擇DDR Simulaion炫七，點(diǎn)擊“l(fā)oad layout file”爬立，選擇layout文件，支持brd文件万哪，這里以cadence的內(nèi)存條模板學(xué)習(xí)侠驯。
4. 選擇enable DDR Simulation Mode，點(diǎn)擊set up components and bus group奕巍，這里cadence的模板是一個(gè)內(nèi)存條吟策，所以控制芯片端為金手指接口，選擇J1的止。
5. 點(diǎn)擊下一步踊挠，選擇內(nèi)存，這里U0-U7都是內(nèi)存顆粒冲杀。
6. 點(diǎn)擊下一步選擇串聯(lián)電阻效床，不用管，下一步权谁，選擇power剩檀，這里VDD/VTT/GND都勾上，點(diǎn)擊下一步
7. 選擇power source VRM旺芽，cadence的內(nèi)存條已經(jīng)定義了一個(gè)VRM沪猴，Vsource和Vterm辐啄，等于我們板上的DCDC，點(diǎn)擊右邊會出現(xiàn)帶有Editor含義的E运嗜，點(diǎn)擊E壶辜，編輯電壓為1.5和0.75，點(diǎn)擊下一步担租。
8. 設(shè)置BUS group砸民，設(shè)置A0~A15為地址信號，命名為ADDR
9. 設(shè)置CLK
10. 設(shè)置DATA
11. 下一步直到仿真信號預(yù)覽奋救，檢查下是不是對的岭参，點(diǎn)擊完成。
12. 在右側(cè)會出現(xiàn)BUD Tree尝艘，設(shè)置Bus tree演侯，右鍵J1，點(diǎn)擊“connect IBIS”背亥，或者點(diǎn)擊左邊的“set up controller model”
13. 對U0同樣操作秒际，定義完IBIS后，使用copy IBIS to
14. 設(shè)置完IBIS模型后狡汉，選擇左側(cè)“select Bus groups for simulation”娄徊，設(shè)置仿真類型為寫，等級為2（考慮耦合因素）轴猎，速度為1.333GHz嵌莉，仿真時(shí)間為40ns
15. 設(shè)置仿真激勵(lì)碼型进萄，這里需要用到Agilent的碼型生成工具捻脖，官網(wǎng)有下載，選擇PRBS7碼型
16. 將PRBS7碼型粘貼到地址仿真碼型中中鼠，和數(shù)據(jù)除了TQS的碼型中可婶，注意后面的兩個(gè)點(diǎn)不能刪除，2個(gè)點(diǎn)代表循環(huán)援雇。設(shè)置完成矛渴，點(diǎn)擊下方的 save analysis options
17. 至此，DDR仿真參數(shù)設(shè)置完成惫搏，file -save as具温，保存一下，然后點(diǎn)擊開始仿真筐赔，大約需要1~3分鐘
18. 查看仿真結(jié)果铣猩，可以看CLK/DATA/TQS等波形，可以看到波形高頻分量損耗和反射串?dāng)_造成的波形失真茴丰，等等很多信息达皿。（感覺仿的不對天吓，但是仿了5遍了都是這樣）
學(xué)自網(wǎng)易云課堂 十四《Sigrity仿真實(shí)例》
資料鏈接
鏈接：https://pan.baidu.com/s/1b_tc8rA37gPUo2v7h0fPiw
提取碼：4xp1
