一肩民、低功耗設(shè)計(jì)方案綜述

? ? ? ? 為了實(shí)現(xiàn)集成電路的低功耗設(shè)計(jì)目標(biāo)般此，我們需要在系統(tǒng)設(shè)計(jì)階段就采用低功耗設(shè)計(jì)方案蚪战，因?yàn)殡S著設(shè)計(jì)流程的逐步推進(jìn)，到了芯片設(shè)計(jì)實(shí)現(xiàn)階段铐懊，降低芯片功耗的方法將越來越少邀桑，可節(jié)省功耗的百分比將不斷下降，這時(shí)科乎，設(shè)計(jì)的主要目標(biāo)將會(huì)側(cè)重于如何將設(shè)計(jì)方案變成物理實(shí)現(xiàn)壁畸。?

1、方案的選擇

? ? ? ? 集成電路設(shè)計(jì)流程中設(shè)計(jì)數(shù)據(jù)是有統(tǒng)一的格式的茅茂，系統(tǒng)設(shè)計(jì)到邏輯綜合由RT L網(wǎng)表傳遞捏萍，邏輯綜合到物理實(shí)現(xiàn)則由門級(jí)網(wǎng)表傳遞，布局布線后空闲，邏輯驗(yàn)證和形式驗(yàn)證由門級(jí)網(wǎng)表傳遞令杈。顯然，對(duì)于低功耗設(shè)計(jì)我們也需要一種統(tǒng)一的功耗約束文件碴倾，即通用功耗格式CPF（common power format）文件逗噩，在整個(gè)流程中傳遞低功耗指標(biāo)和參數(shù)掉丽。

? ? ? ? CMOS工藝的電路功耗可分為動(dòng)態(tài)功耗和靜態(tài)功耗兩大部分。

? ? ? ? 其中异雁，動(dòng)態(tài)功耗包括器件本征電容和線負(fù)載電容充放電產(chǎn)生的功耗（也稱為開關(guān)功耗）和由于輸人信號(hào)跳變導(dǎo)致NMOS捶障、PMOS同時(shí)導(dǎo)通從而形成電源到地的通路所產(chǎn)生的功耗（也稱為短路功耗）。對(duì)于動(dòng)態(tài)功耗而言,它除了與供電電壓值有關(guān)外纲刀，還與負(fù)載電容项炼、電路頻率和跳變因子有關(guān)。隨著器件尺寸的縮小示绊，器件電容也在不斷減小锭部，與此相反，電路工作頻率和信號(hào)跳變頻率卻在不斷地提高耻台，因此要減小動(dòng)態(tài)功耗還需在電路工作頻率和信號(hào)跳變頻率上尋求解決方案空免。由于電路頻率的降低意味著電路工作性能的下降空另，從而在保證性能的前提下盆耽，減小不必要的信號(hào)跳變頻率就成了減小動(dòng)態(tài)功耗的切入點(diǎn)。這種要求產(chǎn)生了動(dòng)態(tài)電壓與頻率調(diào)節(jié)（DVFS）技術(shù)扼菠。

? ? ? ? 當(dāng)邏輯門處于靜態(tài)時(shí)摄杂，由PN結(jié)反偏電流、亞閾值電流循榆、柵泄漏電流等效應(yīng)引起的功耗稱為泄漏功耗析恢。雖然單個(gè)邏輯門的泄漏功耗相當(dāng)小，但對(duì)于千萬個(gè)邏輯門來說秧饮，泄漏功耗變得不能忽略映挂，到90nm工藝節(jié)點(diǎn)后泄漏功耗已逐漸趕上并超越動(dòng)態(tài)功耗成為功耗的主要部分。這種要求產(chǎn)生了多閾值電壓（MTCMOS盗尸，MT為multi-threshold）的方法柑船。

? ? ? ? 功耗與電壓有著密切的關(guān)系，因此降低功耗最有效的方法是降低電路的供電電壓泼各，這種要求產(chǎn)生了電源關(guān)斷（PSO）和多電源多電壓（MSMV） 的方法鞍时。

2、基本方法

? ? ? ? 低功耗設(shè)計(jì)的基本方法包括:①面積優(yōu)化扣蜻，它也是最經(jīng)典的一種方法;②納米技術(shù)中開始引入使用的多閾值電壓技術(shù);③時(shí)鐘門控電路逆巍。

1）面積優(yōu)化

? ? ? ? RTL邏輯綜合的主要目標(biāo)包括優(yōu)化時(shí)序、功耗和面積莽使。在物理實(shí)施階段锐极，同樣需要優(yōu)化芯片的總面積和芯核面積，這樣可以進(jìn)一步減小功耗芳肌。在時(shí)鐘樹綜合時(shí)溪烤，一方面通過約束文件味咳，加速時(shí)鐘信號(hào)的傳輸，減小時(shí)鐘樹的總功耗檬嘀，另一方面槽驶，優(yōu)先選用反向器，而非緩沖器鸳兽，減小時(shí)鐘樹上邏輯門的面積掂铐。但是，芯片的面積往往受到封裝的約束揍异，和其他低功耗方法相比全陨，通過減小面積降低功耗的效果比較有限。

2）多閾值電壓技術(shù)

? ? ? ? 在低功耗設(shè)計(jì)中通過減小泄漏功耗衷掷，例如采用多閾值器件MTCMOS（muhi-threshold CMOS）技術(shù)辱姨，也是個(gè)較好的低功耗設(shè)計(jì)辦法无畔。

? ? ? ? 多閾值器件技術(shù)減小泄漏功耗的思想是挑随，在電路中的關(guān)鍵路徑使用低閾值電壓的邏輯器件，非關(guān)鍵路徑使用高閾值電壓的邏輯器件赶么。閾值電壓 較高的邏輯單元漏電流較小懦胞，但速度也較低替久，適合用于非關(guān)鍵時(shí)序路徑收斂。閾值電壓較低的單元漏電流較大躏尉，但工作頻率較高蚯根，速度快，用于關(guān)鍵時(shí)序路徑胀糜。通過綜合工具獲得最優(yōu)化的高閾值電壓 和低閾值電壓 單元的組合颅拦，由此產(chǎn)生的網(wǎng)表能夠在滿足設(shè)計(jì)目標(biāo)的同時(shí)盡可能地降低漏電流。這一技術(shù)的實(shí)現(xiàn)需要有多閾值電壓單元庫的支持教藻，即能提供具有不同閾值電壓的邏輯單元距帅，在綜合時(shí)，設(shè)定泄漏功耗的目標(biāo)值怖竭，綜合工具能夠根據(jù)時(shí)序路徑自動(dòng)選擇或替換合適閾值的邏輯單元锥债。

3）門控時(shí)鐘

? ? ? ? 時(shí)鐘信號(hào)貫穿于整個(gè)芯片，芯片工作時(shí)痊臭，時(shí)鐘信號(hào)在存儲(chǔ)單元的時(shí)鐘輸入端周期性跳變哮肚，所驅(qū)動(dòng)負(fù)載電容非常大，產(chǎn)生較大的動(dòng)態(tài)功耗广匙，所以借助門控時(shí)鐘插入技術(shù)可以減小由于不必要的時(shí)鐘跳變而產(chǎn)生的功耗允趟。

? ? ? ? 門控時(shí)鐘技術(shù)是目前應(yīng)用較為廣泛和成熟的低功耗設(shè)計(jì)技術(shù)。門控時(shí)鐘的邏輯綜合非常容易實(shí)現(xiàn)鸦致，首先打開門控時(shí)鐘綜合這個(gè)選項(xiàng)潮剪，再指定門控單元所選擇的類型涣楷，以及門控單元的扇出，最后指定動(dòng)態(tài)功耗的目標(biāo)抗碰，EDA工具便可以自動(dòng)地綜合生成∈ǘ罚現(xiàn)在很多庫廠家都提供了集成的門控時(shí)鐘。門控時(shí)鐘的插入需要考慮測試的問題弧蝇，在時(shí)鐘樹綜合階段也需要特殊地處理碳褒。

? ? ? ? 為了進(jìn)一步的達(dá)到低功耗的目的，可以采用低功耗的時(shí)鐘樹綜合技術(shù)（LP-CTS）看疗，這種技術(shù)利用最優(yōu)化的時(shí)鐘門布局及克隆與反克隆等方法在確保了時(shí)鐘功率優(yōu)化的同時(shí)可以滿足時(shí)序和物理目標(biāo)的雙重需求沙峻，達(dá)到了更好的負(fù)載分配并將時(shí)鐘信號(hào)傳輸時(shí)間降到最小。

二两芳、低功耗設(shè)計(jì)先進(jìn)方法與物理實(shí)施

? ? ? ? 在低功耗設(shè)計(jì)的基本方法中摔寨，采用面積優(yōu)化以降低功耗的方法已經(jīng)成熟，多閾值電壓方法和門控時(shí)鐘方法節(jié)省功耗的效果比較有限怖辆。目前是复，節(jié)點(diǎn)效果更加顯著的、先進(jìn)的低功耗設(shè)計(jì)方法包括:

多電源多電壓技術(shù);

電源關(guān)斷與狀態(tài)保持電源門控技術(shù);

動(dòng)態(tài)電扭與頻率調(diào)節(jié)技術(shù)

? ? ? ? 從系統(tǒng)架構(gòu)設(shè)計(jì)疗隶、功能驗(yàn)證到物理實(shí)施過程佑笋，用傳統(tǒng)的分段設(shè)計(jì)方案會(huì)比較復(fù)雜翼闹，但如果運(yùn)用CPF斑鼻，整個(gè)設(shè)計(jì)流程將變得非常順暢并容易實(shí)現(xiàn)。

1猎荠、多電源多電壓技術(shù)

? ? ? ? 多電源多電壓（MSMV）是一種可以有效降低動(dòng)態(tài)功耗的技術(shù)坚弱，不少文獻(xiàn)簡稱這種方法為多電壓。所謂多電源关摇，是指不同的邏輯模塊處于不同的電源域中荒叶，由不同供電電源供電，包括邏輯和物理多電源供電和多電壓情況输虱。

? ? ? ? 物理布圖階段些楣，在核心區(qū)創(chuàng)建相應(yīng)的電壓域，每個(gè)電壓域中只包含屬于該電壓域的模塊或單元宪睹。此外愁茁，不同的電壓域中的邏輯要與相應(yīng)的時(shí)序庫對(duì)應(yīng)，在時(shí)序分析亭病、功耗分析和優(yōu)化過程中正確選擇相應(yīng)電壓域的單元庫鹅很。如下圖所示：

? ? ? ? MSMV的布線與單一電壓布線不同，由于存在多個(gè)電壓域罪帖，應(yīng)當(dāng)保證同一電壓域內(nèi)單元之間的互連線保持在當(dāng)前的同一電壓域內(nèi)促煮，并保證不同電壓域之間的互連線不要跨越第三方電壓域邮屁，避免不同電壓域之間的影響。如下圖所示

? ? ? ? 多電壓技術(shù)的采用使得電路中的某些模塊工作于較低電壓菠齿，它們更容易受到電壓降的影響佑吝，從而引起時(shí)序違例。 對(duì)于靜態(tài)電壓降效應(yīng)的解決方法是改進(jìn)優(yōu)化電源網(wǎng)絡(luò)绳匀。對(duì)于動(dòng)態(tài)電壓降效應(yīng)的解決方法是在電源和地線之間插入去耦電容（decoupling capacitance）迹蛤。當(dāng)某一瞬態(tài)電路中局部地區(qū)大量單元同時(shí)發(fā)生信號(hào)翻轉(zhuǎn)，極短的時(shí)間內(nèi)引起充放電流增大襟士，導(dǎo)致電源軌道電壓下降盗飒，這時(shí)去耦電容將為附近的單元提供額外的電流，以減小電源軌道上的電壓降陋桂，從而減輕動(dòng)態(tài)電壓降效應(yīng)對(duì)時(shí)序的影響逆趣。

? ? ? ? MSMV 設(shè)計(jì)方法和電源關(guān)斷PSO 的物理實(shí)現(xiàn)需要使用兩種特別邏輯單元，它們分別是電平轉(zhuǎn)換單元（level shifter）和隔離單元（isolation cell） 嗜历。

? ? ? ? 電平轉(zhuǎn)換單元不具有邏輯功能宣渗，它用于不同電壓值的電壓域PD（power domain）之間信號(hào)電平的轉(zhuǎn)換，通常有兩個(gè)供電電壓端口分別連接兩個(gè)不同電壓域的供電電壓梨州。

? ? ? ? 隔離單元起不同電壓域之間的電位鉗制與隔離作用痕囱。

2、電源關(guān)斷（PSO）技術(shù)

? ? ? ? 電源關(guān)斷技術(shù)是降低泄漏功耗的最有效方法暴匠，其思想就是通過關(guān)斷芯片中暫時(shí)不需要的某個(gè)區(qū)域或者某個(gè)子模塊的供電電壓鞍恢，從而達(dá)到減小功耗的目的，它的實(shí)現(xiàn)同樣需要引入電壓域的概念每窖。

? ? ? ? 電源關(guān)斷思想聽起來較簡單帮掉，但實(shí)現(xiàn)起來并不那么容易，設(shè)計(jì)者必須考慮在何處加入門控電壓單元以及如何加入開關(guān)來實(shí)現(xiàn)關(guān)斷窒典。實(shí)現(xiàn)對(duì)電路的開啟和關(guān)斷需要仔細(xì)規(guī)劃轉(zhuǎn)換周期電路蟆炊，以防止電流過沖，避免電路損壞瀑志。要統(tǒng)一模擬電路在關(guān)斷電路時(shí)功耗節(jié)省涩搓，以及開啟電路時(shí)消耗的開關(guān)功耗。

? ? ? ? 首先讓我們來考慮可關(guān)斷電壓域與常開電壓域劈猪。當(dāng)可關(guān)斷電壓域關(guān)斷后昧甘，應(yīng)當(dāng)在其輸出端口插入隔離單元（isolation cell）。隔離單元與電平轉(zhuǎn)換單元一樣一般都放置在電壓域的邊界處岸霹。

? ? ? ? 有些電路設(shè)計(jì)會(huì)同時(shí)采用PSO與MSMV技術(shù)疾层，這時(shí)兩個(gè)不同電壓值的電壓域之間不僅需要電平轉(zhuǎn)換單元而且需要隔離單元，因此有些標(biāo)準(zhǔn)單元庫會(huì)提供將這兩種功能組合在一起的單元贡避。 由于不同電路模塊工作在多個(gè)電壓域中痛黎，在綜合時(shí)予弧，MSMV技術(shù)的實(shí)現(xiàn)需要有相應(yīng)庫單元的支持，它們通常都可以由標(biāo)準(zhǔn)單元庫供應(yīng)商提供湖饱。進(jìn)行邏輯綜合時(shí)掖蛤，首先用CPF文檔定義不同電壓域的模塊所使用的工藝庫名稱，在綜合時(shí)井厌，分別添加隔離單元和電平轉(zhuǎn)換蚓庭，EDA工具會(huì)自動(dòng)選擇定義的單元庫中的標(biāo)準(zhǔn)單元來實(shí)現(xiàn)邏輯綜合產(chǎn)生門級(jí)網(wǎng)表。

? ? ? ? 保持邏輯模塊處于實(shí)現(xiàn)快速喚醒的狀態(tài)非常重要仅仆，它是指在關(guān)斷電源的周期中器赞，將模塊的重要信息保存在存儲(chǔ)器中或使用狀態(tài)保持電源門控單元將寄存器數(shù)值予以保留。狀態(tài)保持電源門控是在原有主從寄存器的基礎(chǔ)上分別使所有主寄存器和從寄存器工作在不同電壓下來實(shí)現(xiàn)的墓拜。因此PSO的實(shí)現(xiàn)需要除了用隔離單元以防止電源關(guān)斷后輸出信號(hào)的不確定性影響正常工作的電路模塊港柜，還需要有狀態(tài)保持電源門控單元。

3咳榜、狀態(tài)保持電源門控SRPG技術(shù)

? ? ? ? 時(shí)鐘門控技術(shù)和電源關(guān)斷技術(shù)都是建立在門控制或電壓門的基本原理上夏醉。通常有兩種結(jié)構(gòu)的電壓門，一種稱為精細(xì)（fine-grain）結(jié)構(gòu)涌韩，另一種稱為粗制（coarse-grain）結(jié)構(gòu)畔柔。

? ? ? ? 精細(xì)結(jié)構(gòu)的思想是在每個(gè)標(biāo)準(zhǔn)單元的電源/地和構(gòu)成邏輯的晶體管間插入多余的晶體管，以切斷電路的泄漏電流臣樱。當(dāng)然更多情況是每個(gè)標(biāo)準(zhǔn)單元中由一個(gè)晶體管構(gòu)成電壓門靶擦。此外，為了使之能夠承受很大的電流沖擊需要調(diào)整門控晶體管的體積擎淤，如果門控晶體管設(shè)計(jì)得太大奢啥，不但會(huì)增大面積秸仙，緊縮布線資源嘴拢，還加大了延遲，影響電路性能寂纪；如果太小席吴，則會(huì)影響系統(tǒng)的抗噪聲性能，降低系統(tǒng)可靠性捞蛋，甚至?xí)?dǎo)致電路根本無法工作孝冒。

? ? ? ? 狀態(tài)保持電源門控是一種特殊的寄存器，它屬于精細(xì)結(jié)構(gòu)的一種衍生結(jié)構(gòu)拟杉，它在傳統(tǒng)的主從寄存器基礎(chǔ)上做了一些改進(jìn)庄涡。通常主觸發(fā)器（master FF）的供電電壓由精細(xì)結(jié)構(gòu)的電壓門控制，連接正常的電壓值搬设。從觸發(fā)器（slave FF）連接一常通的低供電電壓穴店。當(dāng)電壓關(guān)斷后數(shù)據(jù)被從觸發(fā)器保存起來撕捍，待重新上電正常工作后再恢復(fù)保存值。

? ? ? ? 粗制結(jié)構(gòu)門也稱為全局電壓門泣洞，它利用“開關(guān)單元”控制整行標(biāo)準(zhǔn)單元電路與電源/地線軌道的連接忧风，從而減小了每個(gè)單元的面積和多余的單元端口，但由于“開關(guān)單元”控制著整行單元電源地線的連接球凰，所以其晶體管尺寸的選擇比較關(guān)鍵狮腿，通常開關(guān)單元晶體管的寬/長比較大，而且每行單元會(huì)采用緩沖鏈依次將其關(guān)閉和幵啟呕诉，以避免過沖電流燒毀芯片缘厢。

4、動(dòng)態(tài)電壓與頻率調(diào)節(jié)技術(shù)

? ? ? ? 隨著近年來輕便型或微型電子設(shè)備功能和性能的不斷增強(qiáng)和提高甩挫，例如昧绣，手提電腦、個(gè)人數(shù)字助理和手機(jī)等對(duì)音頻捶闸、視頻和圖像的高品質(zhì)處理能力夜畴，電池功耗能力依舊是一項(xiàng)局限，這就使得電源管理功耗技術(shù)得到更快的發(fā)展删壮。動(dòng)態(tài)電壓與頻率調(diào)節(jié)（DVFS贪绘，dynamic voltage frequency scaling）技術(shù)已經(jīng)在微處理器低功耗設(shè)計(jì)方面，如在實(shí)時(shí)處理系統(tǒng)中得到更多的關(guān)注央碟。DVFS方法也可以看成是MSV方法的一種擴(kuò)展税灌。

? ? ? ? 一個(gè)典型的DVFS系統(tǒng)的工作流程包括：對(duì)系統(tǒng)信號(hào)負(fù)載采樣，通過相應(yīng)的算法進(jìn)行性能計(jì)算預(yù)測亿虽，根據(jù)預(yù)測結(jié)果對(duì)電路工作狀態(tài)進(jìn)行DVFS調(diào)整菱涤，再由電源管理系統(tǒng)實(shí)現(xiàn)狀態(tài)調(diào)節(jié)維護(hù)。DVFS的調(diào)整包括動(dòng)態(tài)電壓調(diào)整和時(shí)鐘頻率調(diào)整洛勉，當(dāng)預(yù)測工作頻率將由高到低變化時(shí)粘秆，先降低頻率，再降低電壓收毫；當(dāng)預(yù)測工作頻率升高時(shí)攻走，先升高電壓，再升高頻率此再。

? ? ? ? 基于硬件的DVFS系統(tǒng)要求每個(gè)任務(wù)必須在規(guī)定的時(shí)限內(nèi)完成昔搂，否則視為無效操作。硬件實(shí)現(xiàn)一方面增強(qiáng)了負(fù)載計(jì)算的準(zhǔn)確性输拇，另一方面減輕了CPU用于負(fù)載跟蹤與性能預(yù)測的負(fù)擔(dān)摘符，但硬件的弊端是缺乏對(duì)預(yù)測算法選擇的靈活性，電路主要的活動(dòng)信號(hào)與空閑信號(hào)被采集后，送到硬件模塊進(jìn)行性能預(yù)測逛裤，得到的結(jié)果與預(yù)先設(shè)置的門限進(jìn)行比較蠢古，如果預(yù)測的性能需求高于上限，則請(qǐng)求調(diào)高頻率;如果預(yù)測性能低于下限别凹，則請(qǐng)求降低頻率草讶。這種請(qǐng)求作為一種中斷信號(hào)發(fā)給控制模塊設(shè)置相應(yīng)的頻率和電壓。

? ? ? ? DVFS技術(shù)在保持系統(tǒng)正常工作的前提下允許動(dòng)態(tài)地調(diào)節(jié)電路工作電壓和頻率炉菲，不僅能夠減小電路的功耗而且延長了電路的使用壽命堕战，目前它是低功耗技術(shù)中效益較高又尚未得到完全實(shí)施的一項(xiàng)先進(jìn)技術(shù)。DVFS設(shè)計(jì)方法實(shí)現(xiàn)起來比較復(fù)雜拍霜，它需要在系統(tǒng)級(jí)通過架構(gòu)算法嘱丢，結(jié)合軟件和硬件技術(shù)達(dá)到要求。

5祠饺、襯底偏置技術(shù)

? ? ? ? 進(jìn)入納米設(shè)計(jì)越驻，泄漏電流對(duì)功耗的影響會(huì)更加顯著。在MTCMOS技術(shù)中道偷，我們討論了通過選擇不同的閾值電壓的方案去降低靜態(tài)功耗缀旁。由于工藝參數(shù)（包括溝道長、溝道寬勺鸦、絕緣層的厚度）帶來的誤差并巍，使得MTCMOS技術(shù)在晶體管的“缺陷”測試分析變得復(fù)雜困難。相比之下换途，在CMOS中采用正向有源區(qū)（襯底）偏置（FBB懊渡，forward body bias）不僅可以降低泄漏電流，同時(shí)對(duì)工藝參數(shù)的誤差分析也較為簡單军拟。

? ? ? ? 這種改變P區(qū)和n 區(qū)襯底偏置電壓的方案也稱作襯底偏置（substrate biasing）技術(shù)剃执。

? ? ? ? 襯底偏置通過版圖實(shí)現(xiàn)有兩種方案：

一種為有源阱區(qū)（well-tap, body bias）偏置方式，它通常只需要布放在每一排標(biāo)準(zhǔn)單元的兩端或按照一定的間隔布放懈息，它適用于不含well-tap的標(biāo)準(zhǔn)單元庫肾档。其優(yōu)點(diǎn)是節(jié)省面積，但易受閂鎖（latch up）的破壞漓拾。

另一種為標(biāo)準(zhǔn)單元內(nèi)置（in-cell tap）偏置方式阁最，每一個(gè)標(biāo)準(zhǔn)單元內(nèi)部均帶有連接偏置電源的端口，它的優(yōu)點(diǎn)是不會(huì)產(chǎn)生閂鎖效應(yīng)骇两，其缺點(diǎn)是單元面積大，布線比較困難姜盈。

原文鏈接：https://blog.csdn.net/qq_21842097/article/details/119918312