文章大綱

1.半導體封裝基礎(chǔ)

• 半導體制造工藝流程

• 微電子封裝和封裝工程

• 半導體封裝技術(shù)和工藝

2.封裝基板已是半導體封裝中價值量最大的耗材

• 封裝基板是IC芯片封裝的新興載體

• 從芯片支撐材料角度來半導體封裝技術(shù)分類

• 封裝基板的定義、種類及生產(chǎn)工藝

封裝基板

半導體封裝基礎(chǔ)

半導體制造工藝流程

半導體制造的工藝過程由晶圓制造（Wafer Fabr ication）、晶圓測試（wafer Probe/Sorting)智末、芯片封裝（Assemble）、測試（Test）以及后期的成品（Finish Goods）入庫所組成放钦。

半導體器件制作工藝分為前道和后道工序，晶圓制造和測試被稱為前道（Front End）工序瘪阁，而芯片的封裝类浪、測試及成品入庫則被稱為后道（Back End）工序臭蚁，前道和后道一般在不同的工廠分開處理最铁。

前道工序是從整塊硅圓片入手經(jīng)多次重復的制膜、氧化垮兑、擴散冷尉，包括照相制版和光刻等工序，制成三極管系枪、集成電路等半導體元件及電極等雀哨，開發(fā)材料的電子功能，以實現(xiàn)所要求的元器件特性。

后道工序是從由硅圓片分切好的一個一個的芯片入手雾棺，進行裝片膊夹、固定、鍵合聯(lián)接捌浩、塑料灌封放刨、引出接線端子、按印檢查等工序尸饺，完成作為器件进统、部件的封裝體，以確保元器件的可靠性侵佃，并便于與外電路聯(lián)接麻昼。

半導體制造工藝和流程：

晶圓制造

晶圓制造主要是在晶圓上制作電路與鑲嵌電子元件（如電晶體奠支、電容馋辈、邏輯閘等），是所需技術(shù)最復雜且資金投入最多的過程倍谜。以微處理器為例迈螟，其所需處理步驟可達數(shù)百道，而且所需加工機器先進且昂貴尔崔。雖然詳細的處理程序是隨著產(chǎn)品種類和使用技術(shù)的變化而不斷變化答毫，但其基本處理步驟通常是晶圓先經(jīng)過適當?shù)那逑粗螅又M行氧化及沉積處理季春，最后進行微影洗搂、蝕刻及離子植入等反復步驟，最終完成晶圓上電路的加工與制作载弄。

晶圓測試

晶圓經(jīng)過劃片工藝后耘拇，表面上會形成一道一道小格，每個小格就是一個晶片或晶粒（Die）宇攻，即一個獨立的集成電路惫叛。在一般情況下，一個晶圓上制作的晶片具有相同的規(guī)格逞刷，但是也有可能在同一個晶圓上制作規(guī)格等級不同的晶片嘉涌。晶圓測試要完成兩個工作：一是對每一個晶片進行驗收測試，通過針測儀器（Probe）檢測每個晶片是否合格夸浅，不合格的晶片會被標上記號仑最，以便在切割晶圓的時候?qū)⒉缓细窬Y選出來；二是對每個晶片進行電氣特性（如功率等）檢測和分組帆喇，并作相應(yīng)的區(qū)分標記词身。

芯片封裝

首先，將切割好的晶片用膠水貼裝到框架襯墊（Substrate）上番枚；其次法严，利用超細的金屬導線或者導電性樹脂將晶片的接合焊盤連接到框架襯墊的引腳损敷，使晶片與外部電路相連，構(gòu)成特定規(guī)格的集成電路芯片（Bin）深啤；最后對獨立的芯片用塑料外殼加以封裝保護拗馒，以保護芯片元件免受外力損壞。塑封之后溯街，還要進行一系列操作诱桂，如后固化（Post Mold Cure）、切筋（Trim）呈昔、成型（Form）和電鍍（Plating）等工藝挥等。

芯片測試

封裝好的芯片成功經(jīng)過烤機（Burn In）后需要進行深度測試，測試包括初始測試（Initial Test）和最后測試（Final Test）堤尾。初始測試就是把封裝好的芯片放在各種環(huán)境下測試其電氣特性（如運行速度肝劲、功耗、頻率等）郭宝，挑選出失效的芯片辞槐，把正常工作的芯片按照電氣特性分為不同的級別。最后測試是對初始測試后的芯片進行級別之間的轉(zhuǎn)換等操作粘室。

成品入庫

測試好的芯片經(jīng)過半成品倉庫后進入最后的終加工榄檬，包括激光印字、出廠質(zhì)檢衔统、成品封裝等鹿榜，最后入庫。

微電子封裝和封裝工程

封裝的基本定義和內(nèi)涵

封裝（packaging锦爵，PKG）：主要是在半導體制造的后道工程中完成的舱殿。即利用膜技術(shù)及微細連接技術(shù)，將半導體元器件及其他構(gòu)成要素在框架或基板上布置棉浸、固定及連接怀薛，引出接線端子，并通過塑性絕緣介質(zhì)灌封固定迷郑，構(gòu)成整體主體結(jié)構(gòu)的工藝枝恋。

封裝工程：是封裝與實裝工程及基板技術(shù)的總和。即將半導體嗡害、電子元器件所具有的電子的焚碌、物理的功能，轉(zhuǎn)變?yōu)檫m用于機器或系統(tǒng)的形式霸妹，并使之為人類社會服務(wù)的科學技術(shù)十电，統(tǒng)稱為電子封裝工程。

封裝一詞用于電子工程的歷史并不長。在真空電子管時代鹃骂，將電子管等器件安裝在管座上構(gòu)成電路設(shè)備一般稱為組裝或裝配台盯，當時還沒有封裝這一概念。自從三極管畏线、IC等半導體元件的出現(xiàn)静盅，改變了電子工程的歷史。一方面寝殴，這些半導體元件細小柔嫩蒿叠；另一方面，其性能又高蚣常，而且多功能市咽、多規(guī)格。為了充分發(fā)揮其功能抵蚊，需要補強施绎、密封、擴大泌射，以便與外電路實現(xiàn)可靠地電氣聯(lián)接粘姜，并得到有效地機械支撐鬓照、絕緣熔酷、信號傳輸?shù)确矫娴谋Ｗo作用〔蝰桑“封裝”的概念正是在此基礎(chǔ)上出現(xiàn)的拒秘。

封裝的功能

封裝最基本的功能是保護電路芯片免受周圍環(huán)境的影響（包括物理、化學的影響）臭猜。所以躺酒，在最初的微電子封裝中，是用金屬罐（Metal Can）作為外殼蔑歌，用與外界完全隔離的羹应、氣密的方法，來保護脆弱的電子元件次屠。但是园匹，隨著集成電路技術(shù)的發(fā)展，尤其是芯片鈍化層技術(shù)的不斷改進劫灶，封裝的功能也在慢慢異化裸违。

一般來說顧客所需要的并不是芯片，而是由芯片和PKG構(gòu)成的半導體器件本昏。PKG是半導體器件的外緣供汛，是芯片與實裝基板間的界面。因此無論PKG的形式如何，封裝最主要的功能應(yīng)是芯片電氣特性的保持功能怔昨。

通常認為雀久，半導體封裝主要有電氣特性的保持、芯片保護趁舀、應(yīng)力緩和及尺寸調(diào)整配合四大功能岸啡，它的作用是實現(xiàn)和保持從集成電路器件到系統(tǒng)之間的連接，包括電學連接和物理連接赫编。目前巡蘸，集成電路芯片的I/0線越來越多，它們的電源供應(yīng)和信號傳送都是要通過封裝來實現(xiàn)與系統(tǒng)的連接擂送。芯片的速度越來越快悦荒，功率也越來越大，使得芯片的散熱問題日趨嚴重嘹吨，由于芯片鈍化層質(zhì)量的提高搬味，封裝用以保護電路功能的作用其重要性正在下降。

微電子封裝的功能：

芯片電氣特性的保持功能

通過PKG的進步蟀拷，滿足不斷發(fā)展的高性能碰纬、小型化、高頻化等方面的要求问芬，確保其功能性悦析。

芯片保護功能

PKG的芯片保護功能很直觀，保護芯片表面以及連接引線等此衅，使在電氣或物理等方面相當柔嫩的芯片免受外力損害及外部環(huán)境的影響强戴。保證可靠性。

應(yīng)力緩和功能

由于熱等外部環(huán)境的影響或者芯片自身發(fā)熱等都會產(chǎn)生應(yīng)力挡鞍，PKG緩解應(yīng)力骑歹，防止發(fā)生損壞失效，保證可靠性墨微。

尺寸調(diào)整配合（間距變化）功能

由芯片的微細引線間距調(diào)整到實裝基板的尺寸間距道媚，從而便于實裝操作。例如翘县，從亞微米（目前已小于 0.13μm）為特征尺寸的芯片到以10μm為單位的芯片電極凸點最域，再到以100μm為單位的外部引線端子，最后到以mm為單位的實裝基板炼蹦，都是通過PKG來實現(xiàn)的羡宙。在這里PKG起著由小到大、由難到易掐隐、由復雜到簡單的變換作用狗热。從而可使操作費用及資材費用降低钞馁，而且提高工作效率和可靠性。保證實用性或通用性匿刮。

封裝的范圍

微電子封裝的三個層次

通常僧凰，從FAB廠制造的晶圓開始，可以將電子封裝熟丸，按照制造的時間先后順序分為三個層次训措。

微電子封裝的三個層次：

一級封裝

一級封裝是用封裝外殼將芯片封裝成單芯片組件（SCM）和多芯片組件（MCM）。半導體芯片和封裝體的電學互聯(lián)光羞，通常有三種實現(xiàn)途徑绩鸣，引線鍵合（WB）、載帶自動焊（TAB）和倒裝焊（Flip Chip）纱兑，一級封裝的可以使用金屬呀闻、陶瓷，塑料（聚合物）等包封材料潜慎。封裝工藝設(shè)計需要考慮到單芯片或者多芯片之間的布線捡多，與PCB節(jié)距的匹配，封裝體的散熱情況等铐炫。

二級封裝

二級封裝是印刷電路板的封裝和裝配垒手，將一級封裝的元器件組裝到印刷電路板（PCB）上，包括板上封裝單元和器件的互連倒信，包括阻抗的控制科贬、連線的精細程度和低介電常數(shù)材料的應(yīng)用。除了特別要求外堤结，這一級封裝一般不單獨加封裝體唆迁，具體產(chǎn)品如計算機的顯卡鸭丛，PCI數(shù)據(jù)采集卡等都屬于這一級封裝竞穷。如果這一級封裝能實現(xiàn)某些完整的功能，需要將其安裝在同一的殼體中鳞溉，例如Ni公司的USB數(shù)據(jù)采集卡瘾带，創(chuàng)新的外置USB聲卡等。

三級封裝

三級封裝是將二級封裝的組件查到同一塊母板上熟菲，也就是關(guān)于插件接口看政、主板及組件的互連。這一級封裝可以實現(xiàn)密度更高抄罕，功能更全組裝允蚣，通常是一種立體組裝技術(shù)。例如一臺PC的主機呆贿，一個NI公司的PXI數(shù)據(jù)采集系統(tǒng),汽車的GPS導航儀嚷兔，這些都屬于三級微電子封裝的產(chǎn)品森渐。

微電子封裝工程和電子基板

微電子封裝是一個復雜的系統(tǒng)工程，類型多冒晰、范圍廣同衣，涉及各種各樣材料和工藝『耍可按幾何維數(shù)將電子封裝分解為簡單的“點耐齐、線、面蒋情、體埠况、塊、板”等棵癣。

電子基板是半導體芯片封裝的載體询枚，搭載電子元器件的支撐嘁酿，構(gòu)成電子電路的基盤尚骄，按其結(jié)構(gòu)可分為普通基板、印制電路板吃靠、模塊基板等幾大類的畴。其中PCB在原有雙面板渊抄、多層板的基礎(chǔ)上，近年來又出現(xiàn)積層（build-up）多層板丧裁。模塊基板是指新興發(fā)展起來的可以搭載在PCB之上护桦，以BGA、CSP煎娇、TAB二庵、MCM為代表的封裝基板（Package Substrate，簡稱PKG基板）缓呛。小到芯片催享、電子元器件，大到電路系統(tǒng)哟绊、電子設(shè)備整機因妙，都離不開電子基板。近年來在電子基板中票髓，高密度多層基板所占比例越來越大攀涵。

微電子封裝所涉及的各個方面幾乎都是在基板上進行或與基板相關(guān)。在電子封裝工程所涉及的四大基礎(chǔ)技術(shù)洽沟，即薄厚膜技術(shù)以故、微互連技術(shù)、基板技術(shù)裆操、封接與封裝技術(shù)中怒详，基板技術(shù)處于關(guān)鍵與核心地位鳄乏。隨著新型高密度封裝形式的出現(xiàn)，電子封裝的許多功能棘利，如電氣連接橱野，物理保護，應(yīng)力緩和善玫，散熱防潮水援，尺寸過渡，規(guī)格化茅郎、標準化等蜗元，正逐漸部分或全部的由封裝基板來承擔。

微電子封裝的范圍涉及從半導體芯片到整機系冗，在這些系統(tǒng)中奕扣，生產(chǎn)電子設(shè)備包括6個層次，也即裝配的6個階段掌敬。我們從電子封裝工程的角度惯豆，按習慣一般稱層次1為零級封裝；層次2為一級封裝奔害；層次3為二級封裝楷兽；層次4、5华临、6為三級封裝芯杀。

電子封裝的工程的六個階段：

層次1（裸芯片）

它是特指半導體集成電路元件（IC芯片）的封裝，芯片由半導體廠商生產(chǎn)雅潭，分為兩類揭厚，一類是系列標準芯片，另一類是針對系統(tǒng)用戶特殊要求的專用芯片扶供，即未加封裝的裸芯片（電極的制作筛圆、引線的連接等均在硅片之上完成）。

層次2（封裝后的芯片即集成塊）

分為單芯片封裝和多芯片封裝兩大類诚欠。前者是對單個裸芯片進行封裝顽染，后者是將多個裸芯片裝載在多層基板（陶瓷或有機）上進行氣密性封裝構(gòu)成MCM。

層次3（板或卡）

它是指構(gòu)成板或卡的裝配工序轰绵。將多個完成層次2的單芯片封裝和MCM，實裝在PCB板等多層基板上尼荆，基板周邊設(shè)有插接端子左腔，用于與母板及其它板或卡的電氣連接。

層次4（單元組件）

將多個完成層次3的板或卡捅儒，通過其上的插接端子搭載在稱為母板的大型PCB板上液样，構(gòu)成單元組件振亮。

層次5（框架件）

它是將多個單元構(gòu)成（框）架，單元與單元之間用布線或電纜相連接鞭莽。

層次6（總裝坊秸、整機或系統(tǒng)）

它是將多個架并排，架與架之間由布線或電纜相連接澎怒，由此構(gòu)成大型電子設(shè)備或電子系統(tǒng)褒搔。

封裝基板和封裝分級

從硅圓片制作開始，微電子封裝可分為0喷面、1星瘾、2、3四個等級惧辈，涉及上述六個層次琳状，封裝基板（PKG基板或Substrate）技術(shù)現(xiàn)涉及1、2盒齿、3三個等級和2～5的四個層次念逞。

封裝基板主要研究前3個級別的半導體封裝（1、2边翁、3級封裝）肮柜，0級封裝暫與封裝基板無關(guān)，因此封裝基板一般是指用于1級2級封裝的基板材料倒彰，母板（或載板）审洞、剛撓結(jié)合板等用于三級封裝。

封裝基板和三級封裝：

零級封裝

裸芯片電極的制作待讳、引線的連接等均在硅片之上完成芒澜，暫與基板無關(guān)。

一級封裝

一級封裝經(jīng)0級封裝的單芯片或多芯片在封裝基板（普通基板创淡、多層基板痴晦、HDI基板）上的封裝，構(gòu)成集成電路模塊（或元件）琳彩。即芯片在各類基板（或中介板）上的裝載方式誊酌。

二級封裝

二級封裝集成電路（IC元件或IC塊）片在封裝基板（普通基板、多層基板露乏、HDI基板）上的封裝碧浊，構(gòu)成板或卡。即各種實裝方式（二級封裝或一級加二級封裝）瘟仿。后續(xù)談到的的DIP箱锐、PGA屬于DIP封型，GFP劳较、BGA驹止、CSP等屬于SMT實裝型浩聋，這些都屬于二級封裝。

三級封裝

三級封裝包含4臊恋、5衣洁、6三個層次。即將多個完成層次3的板或卡抖仅，通過其上的插接端子搭載在稱為母板（或載板）的大型PCB板上坊夫，構(gòu)成單元組件（此層次也是實裝方式之一）；或是將多個單元構(gòu)成架岸售，單元與單元之間用布線（剛撓PCB）或電纜相連接践樱；或是將多個架并排，架與架之間由布線（剛撓PCB）或電纜相連接凸丸，由此構(gòu)成大型電子設(shè)備或系統(tǒng)（此兩個層次稱為裝聯(lián)）拷邢。

傳統(tǒng)集成電路（IC）封裝的主要生產(chǎn)過程

IC的封裝工藝流程可分為晶元切割、晶元粘貼屎慢、金線鍵合瞭稼、塑封、激光打印腻惠、切筋打彎环肘、檢驗檢測等步驟。

傳統(tǒng)半導體封裝的七道工序：

晶圓切割

首先將晶片用薄膜固定在支架環(huán)上集灌，這是為了確保晶片在切割時被固定住悔雹，然后把晶元根據(jù)已有的單元格式被切割成一個一個很微小的顆粒，切割時需要用去離子水冷卻切割所產(chǎn)生的溫度欣喧，而本身是防靜電的腌零。

晶圓粘貼

晶圓粘貼的目的將切割好的晶元顆粒用銀膏粘貼在引線框架的晶元廟上，用粘合劑將已切下來的芯片貼裝到引線框架的中間燥盤上唆阿。通常是環(huán)氧（或聚酰亞胺）用作為填充物以增加粘合劑的導熱性益涧。

金線鍵合

金線鍵合的目的是將晶元上的鍵合壓點用及細的金線連接到引線框架上的內(nèi)引腳上，使得晶圓的電路連接到引腳驯鳖。通常使用的金線的一端燒成小球闲询，再將小球鍵合在第一焊點。然后按照設(shè)置好的程序拉金線浅辙，將金線鍵合在第二焊點上扭弧。

塑封

將完成引線鍵合的芯片與引線框架置于模腔中，再注入塑封化合物環(huán)氧樹脂用于包裹住晶元和引線框架上的金線摔握。這是為了保護晶元元件和金線寄狼。塑封的過程分為加熱注塑，成型二個階段氨淌。塑封的目的主要是：保護元件不受損壞泊愧；防止氣體氧化內(nèi)部芯片；保證產(chǎn)品使用安全和穩(wěn)定盛正。

激光打印

激光打印是用激光射線的方式在塑封膠表面打印標識和數(shù)碼删咱。包括制造商的信息，器件代碼豪筝，封裝日期痰滋，可以作為識別和可追溯性。

切筋打彎

將原來連接在一起的引線框架外管腳切斷分離续崖，并將其彎曲成設(shè)計的形狀敲街，但不能破壞環(huán)氧樹脂密封狀態(tài)，并避免引腳扭曲變形严望，將切割好的產(chǎn)品裝入料管或托盤便于轉(zhuǎn)運多艇。

檢驗

檢驗檢查產(chǎn)品的外觀是否能符合設(shè)計和標準。常見的的測試項目包括：打印字符是否清晰像吻、正確峻黍，引腳平整性、共面行拨匆，引腳間的腳距姆涩，塑封體是否損傷、電性能及其它功能測試等惭每。

半導體封裝技術(shù)和工藝

半導體封裝技術(shù)

芯片封裝的實質(zhì)：

傳統(tǒng)意義的芯片封裝一般指安放集成電路芯片所用的封裝殼體骨饿，它同時可包含將晶圓切片與不同類型的芯片管腳架及封裝材料形成不同外形的封裝體的過程。從物理層面看台腥，它的基本作用為：為集成電路芯片提供穩(wěn)定的安放環(huán)境宏赘，保護芯片不受外部惡劣條件（例如灰塵，水氣）的影響览爵。從電性層面看置鼻，芯片封裝同時也是芯片與外界電路進行信息交互的鏈路，它需要在芯片與外界電路間建立低噪聲蜓竹、低延遲的信號回路箕母。

然而不論封裝技術(shù)如何發(fā)展，歸根到底俱济，芯片封裝技術(shù)都是采用某種連接方式把晶圓切片上的管腳與引線框架以及封裝殼或者封裝基板上的管腳相連構(gòu)成芯片嘶是。而封裝的本質(zhì)就是規(guī)避外界負面因素對芯片內(nèi)部電路的影響，同時將芯片與外部電路連接蛛碌，當然也同樣為了使芯片易于使用和運輸聂喇。

芯片封裝技術(shù)越來越先進，管角間距越來越小，管腳密度卻越來越高希太，芯片封裝對溫度變化的耐受性越來越好克饶，可靠性越來越高。另外一個重要的指標就是看芯片與封裝面積的比例誊辉。

此外矾湃，封裝技術(shù)中的一個主要問題是芯片占用面積，即芯片占用的印刷電路板（PCB）的面積堕澄。從早期的DIP封裝邀跃，當前主流的CSP封裝，芯片與封裝的面積比可達1:1.14蛙紫，已經(jīng)十分接近1:1的理想值拍屑。而更先進MCM到SIP封裝，從平面堆疊到垂直堆疊坑傅，芯片與封裝的面積相同的情況下進一步提高性能僵驰。

封裝技術(shù)工藝發(fā)展歷程：

半導體封裝技術(shù)的發(fā)展歷史可劃分為三個階段。

半導體封裝技術(shù)的發(fā)展歷史：

第一階段（20世紀70年代之前）

以通孔插裝型封裝為主裁蚁；典型的封裝形式包括最初的金屬園形(TO型)封裝矢渊，以及后來的陶瓷雙列直插封裝(CDIP)、陶瓷-玻璃雙列直插封裝(Cer DIP)和塑料雙列直插封裝(PDIP)等枉证；其中的PDIP,由于其性能優(yōu)良矮男、成本低廉，同時又適于大批量生產(chǎn)而成為這一階段的主流產(chǎn)品室谚。

第二階段（20世紀80年代以后）

從通孔插裝型封裝向表面貼裝型封裝的轉(zhuǎn)變毡鉴，從平面兩邊引線型封裝向平面四邊引線型封裝發(fā)展。表面貼裝技術(shù)被稱為電子封裝領(lǐng)域的一場革命秒赤，得到迅猛發(fā)展猪瞬。與之相適應(yīng)，一些適應(yīng)表面貼裝技術(shù)的封裝形式入篮，如塑料有引線片式裁體（PLCC）陈瘦、塑料四邊引線扁平封裝（PQFP）、塑料小外形封裝（PSOP）以及無引線四邊扁平封裝（PQFN）等封裝形式應(yīng)運而生潮售，迅速發(fā)展痊项。其中的PQFP，由于密度高酥诽、引線節(jié)距小鞍泉、成本低并適于表面安裝，成為這一時期的主導產(chǎn)品肮帐。

第三階段（20世紀90年代以后）

半導體發(fā)展進入超大規(guī)模半導體時代咖驮，特征尺寸達到0.18-0.25μm，要求半導體封裝向更高密度和更高速度方向發(fā)展。因此托修，半導體封裝的引線方式從平面四邊引線型向平面球柵陣列型封裝發(fā)展忘巧，引線技術(shù)從金屬引線向微型焊球方向發(fā)展。

在此背景下诀黍，焊球陣列封裝（BGA）獲得迅猛發(fā)展袋坑，并成為主流產(chǎn)品仗处。BGA按封裝基板不同可分為塑料焊球陣列封裝（PBGA）眯勾，陶瓷焊球陣列封裝（CBGA），載帶焊球陣列封裝（TBGA）婆誓，帶散熱器焊球陣列封裝(EBGA)吃环，以及倒裝芯片焊球陣列封裝（FC-BGA）等。

為適應(yīng)手機洋幻、筆記本電腦等便攜式電子產(chǎn)品小郁轻、輕、薄文留、低成本等需求刑顺，在BGA的基礎(chǔ)上又發(fā)展了芯片級封裝（CSP）;CSP又包括引線框架型CSP哥力、柔性插入板CSP、剛性插入板CSP、園片級CSP等各種形式布隔，目前處于快速發(fā)展階段。

同時秀仲，多芯片組件（MCM）和系統(tǒng)封裝（SiP）也在蓬勃發(fā)展建钥，這可能孕育著電子封裝的下一場革命性變革。MCM按照基板材料的不同分為多層陶瓷基板MCM（MCM-C）凛膏、多層薄膜基板MCM（MCM-D）杨名、多層印制板MCM（MCM-L）和厚薄膜混合基板MCM（MCM-C/D）等多種形式。SIP是為整機系統(tǒng)小型化的需要猖毫，提高半導體功能和密度而發(fā)展起來的台谍。SIP使用成熟的組裝和互連技術(shù)，把各種集成電路如CMOS電路吁断、Ga As電路趁蕊、Si Ge電路或者光電子器件、MEMS器件以及各類無源元件如電阻胯府、電容介衔、電感等集成到一個封裝體內(nèi)，實現(xiàn)整機系統(tǒng)的功能骂因。

目前炎咖，半導體封裝處于第三階段的成熟期與快速增長期，以BGA/CSP等主要封裝形式開始進入規(guī)模化生產(chǎn)階段乘盼。同時升熊，以SiP和MCM為主要發(fā)展方向的第四次技術(shù)變革處于孕育階段。

半導體封裝材料：

半導體元件的封接或封裝方式分為氣密性封裝和樹脂封裝兩大類绸栅，氣密性封裝又可分為金屬封裝级野、陶瓷封裝和玻璃封裝。封接和封裝的目的是與外部溫度粹胯、濕度蓖柔、氣氛等環(huán)境隔絕，除了起保護和電氣絕緣作用外风纠，同時還起向外散熱及應(yīng)力緩和作用况鸣。一般來說，氣密性封裝可靠性高竹观，但價格也高镐捧。目前由于封裝技術(shù)及材料的改進，樹脂封裝已占絕對優(yōu)勢臭增，但在有些特殊領(lǐng)域（軍工懂酱、航空、航天誊抛、航海等）列牺，氣密性封裝是必不可少的。

按封裝材料可劃分為：金屬封裝芍锚、陶瓷封裝（C）昔园、塑料封裝（P）。采用前兩種封裝的半導體產(chǎn)品主要用于航天并炮、航空及軍事領(lǐng)域默刚，而塑料封裝的半導體產(chǎn)品在民用領(lǐng)域得到了廣泛的應(yīng)用。目前樹脂封裝已占世界集成電路封裝市場的98%逃魄，97%以上的半導體器件的封裝都采用樹脂封裝荤西，在消費類電路和器件領(lǐng)域基本上是樹脂封裝一統(tǒng)天下，而90%以上的塑封料是環(huán)氧樹脂塑封料和環(huán)氧液體灌封料伍俘。

芯片電學（零級封裝）互連：

在一級封裝中,有個很重要的步驟就是將芯片和封裝體（進行電學互連的過程邪锌，通常稱為芯片互連技術(shù)或者芯片組裝。為了凸顯其重要性癌瘾，有些教科書也將其列為零級封裝觅丰。也就是將芯片上的焊盤或凸點與封裝體通常是引線框架用金屬連接起來）。在微電子封裝中,半導體器件的失效約有一是由于芯片互連引起的,其中包括芯片互連處的引線的短路和開路等妨退，所以芯片互連對器件的可靠性非常重要妇萄。

常見的芯片電學互連有三種方式,分別是引線鍵合蜕企，載帶自動焊和倒裝焊。

通常冠句，TAB和FC雖然互連的電學性能要比好轻掩，但是都需要額外的設(shè)備。因此,對于I/O數(shù)目較少的芯片懦底，TAB和FC成本很高唇牧，另外，在3D封裝中聚唐，由于芯片堆疊,堆疊的芯片不能都倒扣在封裝體上,只能通過WB與封裝體之間進行互連丐重。基于這些原因,到目前為止,WB一直是芯片互連的主流技術(shù),在芯片電學互連中占據(jù)非常重要的地位拱层。

芯片電學互連（零級封裝）的三種方式：

引線鍵合（WB）

引線鍵合（WB）是將芯片焊盤和對應(yīng)的封裝體上焊盤用細金屬絲一一連接起來,每次連接一根,是最簡單的一種芯片電學互連技術(shù),按照電氣連接方式來看屬于有線鍵合弥臼。

載帶自動焊（TAB）

載帶自動焊（TAB）是一種將IC安裝和互連到柔性金屬化聚合物載帶上的IC組裝技術(shù)。載帶內(nèi)引線鍵合到IC上,外引線鍵合到常規(guī)封裝或者PCB上,整個過程均自動完成,因此,效率比要高根灯。按照電氣連接方式來看屬于無線鍵合方法。

倒裝焊（FC）

倒裝焊（FC）是指集成電路芯片的有源面朝下與載體或基板進行連接掺栅。芯片和基板之間的互連通過芯片上的凸點結(jié)構(gòu)和基板上的鍵合材料來實現(xiàn)烙肺。這樣可以同時實現(xiàn)機械互連和電學互連。同時為了提高互連的可靠性,在芯片和基板之間加上底部填料氧卧。對于高密度的芯片,倒裝焊不論在成本還是性能上都有很強的優(yōu)勢,是芯片電學互連的發(fā)展趨勢桃笙。按照電氣連接方式來看屬于無線鍵合方法。

半導體封裝的典型封裝工藝簡介

依據(jù)封裝管腳的排布方式沙绝、芯片與PCB板連接方式以及發(fā)展的時間先后順序搏明，半導體封裝可劃分為PTH封裝(Pin-Through-Hole)和SMT封裝（Surface-Mount-Technology）二大類，即通常所稱的插孔式（或通孔式）和表面貼裝式闪檬。

針腳插裝技術(shù)（PTH）：

針腳插裝封裝星著，顧名思義即在芯片與目標板的連接過程中使用插裝方式，古老而經(jīng)典DIP封裝即屬于該種封裝形式粗悯。在早期集成電路中由于芯片集成度不高虚循，芯片工作所需的輸入/輸出管腳數(shù)較少，所以多采用該種封裝形式样傍。DIP封裝有兩種衍生封裝形式横缔，即為：SIP和ZIP，只是為適應(yīng)不同的應(yīng)用領(lǐng)域衫哥，對傳統(tǒng)DIP封裝在封裝殼管腳排布和形狀上略有改進茎刚。

表面貼裝封裝（SMT）：

PTH封裝在機械連接強度上的優(yōu)勢毋庸質(zhì)疑，但同時也帶來一些負面效應(yīng)撤逢。PTH封裝中使用的貫通孔將大量占用PCB板有效布線面積膛锭，因此目前主流的PCB板設(shè)計中多使用表面貼片封裝捌斧。

表面貼片封裝有很多種類，常用的封裝形式有：

• 小型塑封晶體管(Small Outline Transistor泉沾，SOT)

• 小引出線封裝(Smal lOutline Package捞蚂，SOP)

• 四方扁平無引線封裝(Quad Flat No-lead Package，QFN)

• 薄小縮小外形封裝(Thin Small Shrink Outline Package跷究，TSSOP)

• 方型扁平式封裝(Quad Flat Package姓迅，QFP)

• 方形扁平無引腳封裝（QFN）

從SOT到QFN，芯片封裝殼支持的管腳數(shù)越來越多俊马，芯片封裝殼的管角間距越來越小丁存。

表面貼片封裝方式的優(yōu)點在于芯片封裝的尺寸大大下降，芯片封裝的管腳密度大大提升柴我，與PTH封裝具有相同管腳數(shù)量時解寝，表面貼片封裝的封裝尺寸將遠小于PTH封裝。表面貼片封裝只占用PCB板表層布線空間艘儒，在使用多層布線工藝時聋伦，封裝占用的有效布線面積大大下降，可以大大提高PCB板布線密度和利用率界睁。

BGA：

封裝伴隨著芯片集成度不斷提高觉增，為使芯片實現(xiàn)更復雜的功能，芯片所需的輸入/輸出管腳數(shù)量也進一步提升翻斟，面對日趨增長的管腳數(shù)量和日趨下降的芯片封裝尺寸逾礁，微電子封裝提出了一種新的封裝形式BGA封裝。

BGA封裝的底部按照矩陣方式制作引腳访惜，引腳的形狀為球形嘹履，在封裝殼的正面裝配芯片，有時也會將BGA芯片與球形管腳放在基板的同一側(cè)债热。BGA封裝是大規(guī)模集成電路的一種常用封裝形式砾嫉。BGA封裝按照封裝殼基板材質(zhì)的不同，可分為三類：塑料BGA阳柔、陶瓷BGA焰枢、載帶BGA。

BGA封裝具有以下共同特點：

• 芯片封裝的失效率較低舌剂；

• 提升器件管腳數(shù)量與封裝殼尺寸的比率济锄，減小了基板面積；

• 管腳共面較好霍转，減少管腳共面損害帶來的焊接不良荐绝；

• BGA引腳為焊料值球，不存在引腳變形問題避消；

• BGA封裝引腳較短低滩，輸入/輸出信號鏈路大大縮短召夹，減少了因管腳長度引入的電阻/電容/電感效應(yīng)，改善了封裝殼的寄生參數(shù)恕沫；

• BGA球柵陣列與PCB板接觸點較多监憎，接觸面積較大，有利于芯片散熱婶溯，BGA封裝有利提高封裝的封裝密度鲸阔。

BGA封裝使用矩陣形式的管腳排列，相對于傳統(tǒng)的貼片封裝迄委，在相同管腳數(shù)量下褐筛，BGA封裝的封裝尺寸可以做的更小，同時也更節(jié)省PCB板的布線面積叙身。

芯片級（CSP）封裝技術(shù)：

CSP定義

根據(jù)J-STD-012標準的定義渔扎，CSP是指封裝尺不超過裸芯片1.2倍的一種先進的封裝形式。一般認為CSP技術(shù)是在對現(xiàn)有的芯片封裝技術(shù)信轿，尤其是對成熟的BGA封裝技術(shù)做進一步技術(shù)提升的過程中晃痴，不斷將各種封裝尺寸進一步小型化而產(chǎn)生的一種封裝技術(shù)。

CSP技術(shù)可以確保超大規(guī)模集成電路在高性能虏两、高可靠性的前提下愧旦，以最低廉的成本實現(xiàn)封裝的尺寸最接近裸芯片尺寸。與QFP封裝相比定罢，CSP封裝尺寸小于管腳間距為0.5mm的QFP封裝的1/10；與BGA封裝相比旁瘫，CSP封裝尺寸約為BGA封裝的1/3祖凫。

當封裝尺寸固定時，若想進一步提升管腳數(shù)酬凳，則需縮小管腳間距惠况。受制于現(xiàn)有工藝，不同封裝形式存在工藝極限值宁仔。如BGA封裝矩陣式值球最高可達1000個稠屠，但CSP封裝可支持超出2000的管腳。

CSP的主要結(jié)構(gòu)有內(nèi)芯芯片翎苫、互連層权埠、焊球（或凸點、焊柱）煎谍、保護層等幾大部分攘蔽，芯片與封裝殼是在互連層實現(xiàn)機械連接和電性連接。其中呐粘，互連層是通過載帶自動焊接或引線鍵合满俗、倒裝芯片等方法转捕，來實現(xiàn)芯片與焊球之間的內(nèi)部連接，是CSP關(guān)鍵組成部分唆垃。

目前有多種符合CSP定義的封裝結(jié)構(gòu)形式五芝，其特點有：

• CSP的芯片面積與封裝面積之比與1：1的理想狀況非常接近，絕對尺寸為32mm2辕万，相當于BGA的三分之一和TSOP的六分之一枢步，即CSP可將內(nèi)存容量提高3～6倍之多。

• 測試結(jié)果顯示蓄坏，CSP可使芯片88.4%的工作熱量傳導至PCB价捧，熱阻為35℃/W-1，而TSOP僅能傳導總熱量的71.3%涡戳，熱阻為40℃/W-1结蟋。

• CSP所采用的中心球形引腳形式能有效地縮短信號的傳導距離，信號衰減也隨之減少渔彰，芯片的抗干擾嵌屎、抗噪性能更強，存取時間比BGA減少15%～20%恍涂，完全能適應(yīng)DDRⅡ宝惰，DRDRAM等超高頻率內(nèi)存芯片的實際需要。

• CSP可容易地制造出超過1000根信號引腳數(shù)再沧，即使最復雜的內(nèi)存芯片都能封裝尼夺，在引腳數(shù)相同的情況下，CSP的組裝遠比BGA容易炒瘸。CSP還可進行全面老化淤堵、篩選、測試顷扩，且操作拐邪、修整方便，能獲得真正的KGD（Known GoodDie已知合格芯片）芯片隘截。

CSP封裝形式主要有如下分類：

芯片級封裝的主要類型：

柔性基片CSP

顧名思義是采用柔性材料制成芯片載體基片扎阶，在塑料薄膜上制作金屬線路，然后將芯片與之連接婶芭。柔性基片CSP產(chǎn)品东臀，芯片焊盤與基片焊盤間的連接方式可以是倒裝鍵合、TAB鍵合雕擂、引線鍵合等多種方式啡邑，不同連接方式封裝工藝略有差異。

硬質(zhì)基片CSP

其芯片封裝載體基材為多層線路板制成井赌，基板材質(zhì)可為陶瓷或?qū)訅簶渲濉?/p>

引線框架CSP

技術(shù)是由日本的Fujitsu公司首先研發(fā)成功谤逼，使用與傳統(tǒng)封裝相類似的引線框架來完成CSP封裝贵扰。引線框架CSP技術(shù)使用的引線框架與傳統(tǒng)封裝引線框架的區(qū)別在于該技術(shù)使用的引線框架尺寸稍小，厚度稍薄流部。

微小模塑型CSP

是由日本三菱電機公司提出的一種CSP封裝形式戚绕。芯片管腳通過金屬導線與外部焊球連接，整個封裝過程中不需使用額外引線框架枝冀，封裝內(nèi)芯片與焊球連接線很短舞丛，信號品質(zhì)較好。

晶元級CSP

由ChipScale公司開發(fā)果漾。其技術(shù)特點在于直接使用晶元制程完成芯片封裝球切。與其他各類CSP相比，晶元級CSP所有工藝使用相同制程完成绒障，工藝穩(wěn)定吨凑。基于上述優(yōu)點户辱，晶元級CSP封裝有望成為未來的CSP封裝的主流方式鸵钝。

先進封裝：

堆疊封裝：

堆疊封裝分類：

堆疊封裝技術(shù)是一種對兩個以上芯片（片芯、籽芯）庐镐、封裝器件或電路卡進行機械和電氣組裝的方法恩商，在有限的空間內(nèi)成倍提高存儲器容量，或?qū)崿F(xiàn)電子設(shè)計功能必逆，解決空間怠堪、互連受限問題。

堆疊封裝分為定制堆疊和標準商業(yè)堆疊兩大類型：前者是通過芯片層次工藝高密度化名眉，其設(shè)計和制造成本相對較高研叫；后者采用板卡堆疊、柔性電路連接器聯(lián)接璧针、封裝后堆疊、芯片堆疊式封裝等方式渊啰，其成本比采用單芯片封裝器件的存儲器模塊高平均15%～20%探橱。應(yīng)該看到，芯片堆疊式封裝的成本效率最高衡查，在一個封裝體內(nèi)有2～5層芯片堆疊签餐，從而能在封裝面積不變的前提下跑杭，有效利用立體空間提高存儲容量，主要用于DRAM胞枕、閃存和SRAM。另外魏宽，通過堆疊TSOP可分別節(jié)約50%或77%的板級面積腐泻。

堆疊封裝的特點：

芯片堆疊封裝主要強調(diào)用于堆疊的基本“元素”是晶圓切片决乎。

多芯片封裝、堆疊芯片尺寸封裝派桩、超薄堆疊芯片尺寸封裝等均屬于芯片堆疊封裝的范疇构诚。芯片堆疊封裝技術(shù)優(yōu)勢在于采用減薄后的晶圓切片可使封裝的高度更低。

堆疊封裝有兩種不同的表現(xiàn)形式铆惑，即PoP堆疊(Package on Package范嘱，PoP)和PiP堆疊（Package in Package Stacking，PiP）员魏。

PoP堆疊使用經(jīng)過完整測試且封裝完整的芯片丑蛤，其制作方式是將完整的單芯片或堆疊芯片堆疊到另外一片完整單芯片或堆疊芯片的上部。其優(yōu)勢在于參與堆疊的基本“元素”為成品芯片撕阎，所以該技術(shù)理論上可將符合堆疊要求的任意芯片進行堆疊受裹。

PiP堆疊使用經(jīng)過簡單測試的內(nèi)部堆疊模塊和基本組裝封裝作為基本堆疊模塊，但受限于內(nèi)部堆疊模塊和基本組裝封裝的低良率闻书，PiP堆疊成品良率較差名斟。但PiP的優(yōu)勢也十分明顯，即在堆疊中可使用焊接工藝實現(xiàn)堆疊連接魄眉，成本較為低廉砰盐。

PoP封裝外形高度高于PiP封裝，但是裝配前各個器件可以單獨完整測試坑律，封裝后的成品良率較好岩梳。

堆疊封裝技術(shù)中封裝后成品體積最小的應(yīng)屬3D封裝技術(shù)。

3D封裝可以在更小晃择，更薄的封裝殼內(nèi)封裝更多的芯片冀值。按照結(jié)構(gòu)可3D封裝分為芯片堆疊封裝和封裝堆疊封裝。

晶圓級封裝（WLP）

WLP的優(yōu)勢：

晶圓級封裝（WLP）就是在封裝過程中大部分工藝過程都是對晶圓（大圓片）進行操作宫屠，對晶圓級封裝（WLP）的需求不僅受到更小封裝尺寸和高度的要求列疗，還必須滿足簡化供應(yīng)鏈和降低總體成本，并提高整體性能的要求浪蹂。

晶圓級封裝提供了倒裝芯片這一具有極大優(yōu)勢的技術(shù)抵栈，倒裝芯片中芯片面朝下對著印刷電路板（PCB），可以實現(xiàn)最短的電路徑坤次，這也保證了更高的速度古劲，降低成本是晶圓級封裝的另一個推動力量。

器件采用批量封裝缰猴，整個晶圓能夠?qū)崿F(xiàn)一次全部封裝产艾。在給定晶片上封裝器件的成本不會隨著每片晶片的裸片數(shù)量而改變，因為所有工藝都是用掩模工藝進行的加成和減法的步驟。

WLP技術(shù)的兩種類型：

總體來說闷堡，WLP技術(shù)有兩種類型：“扇入式”（fan-in）和“扇出式”（fan-out）晶圓級封裝隘膘。

傳統(tǒng)扇入WLP在晶圓未切割時就已經(jīng)形成。在裸片上缚窿，最終的封裝器件的二維平面尺寸與芯片本身尺寸相同棘幸。器件完全封裝后可以實現(xiàn)器件的單一化分離（singulation）。因此倦零，扇入式WLP是一種獨特的封裝形式误续，并具有真正裸片尺寸的顯著特點。具有扇入設(shè)計的WLP通常用于低輸入/輸出（I/O）數(shù)量（一般小于400）和較小裸片尺寸的工藝當中扫茅。

另一方面蹋嵌，隨著封裝技術(shù)的發(fā)展，逐漸出現(xiàn)了扇出式WLP葫隙。扇出WLP初始用于將獨立的裸片重新組裝或重新配置到晶圓工藝中栽烂，并以此為基礎(chǔ)，通過批量處理恋脚、構(gòu)建和金屬化結(jié)構(gòu)腺办，如傳統(tǒng)的扇入式WLP后端處理，以形成最終封裝糟描。

扇出式WLP可根據(jù)工藝過程分為芯片先上（Die First）和芯片后上（Die Last）,芯片先上工藝怀喉，簡單地說就是先把芯片放上，再做布線（RDL）船响，芯片后上就是先做布線躬拢，測試合格的單元再把芯片放上去，芯片后上工藝的優(yōu)點就是可以提高合格芯片的利用率以提高成品率见间，但工藝相對復雜聊闯。eWLB就是典型的芯片先上的Fan out工藝，長電科技星科金朋的Fan-out,安靠（Amkor）的葡萄牙工廠均采用的芯片先上的工藝米诉。TSMC的INFO也是芯片先上的Fan-out產(chǎn)品菱蔬。安靠和ASE也都有自己成熟的芯片后上的Fan-out工藝。

在電子設(shè)備的發(fā)展歷史中史侣，WLP封裝技術(shù)的推廣產(chǎn)生了很多全新的產(chǎn)品汗销。

例如得益于WLP的使用，摩托羅拉能夠推出其RAZR手機抵窒，該手機也是其推出時最薄的手機。最新型號的iPhone采用了超過50顆WLP叠骑，智能手機是WLP發(fā)展的最大推動力李皇。

隨著金線價格的上漲，一些公司也正在考慮采用WLP作為低成本替代方案，而不是采用引線鍵合封裝掉房，尤其是針對更高引腳數(shù)的器件茧跋。最近幾年中，WLP也已經(jīng)被廣泛用于圖像傳感器的應(yīng)用中卓囚。目前瘾杭，硅通孔（TSV）技術(shù)已被納入用于封裝圖像傳感器的WLP解決方案。其他更新的封裝技術(shù)也在逐漸發(fā)展哪亿，并與現(xiàn)有的WLP技術(shù)進行整合粥烁，例如三維（3D）集成技術(shù)。

2.5D/3D先進封裝集成工藝

新興的2.5D和3D技術(shù)有望擴展到倒裝芯片和晶圓級封裝工藝中蝇棉。通過使用硅中介層（Interposers）和硅通孔（TSV）技術(shù)讨阻，可以將多個芯片進行垂直堆疊。TSV堆疊技術(shù)實現(xiàn)了在不增加IC平面尺寸的情況下篡殷，融合更多的功能到IC中钝吮，允許將更大量的功能封裝到IC中而不必增加其平面尺寸，并且硅中介層用于縮短通過集成電路中的一些關(guān)鍵電通路來實現(xiàn)更快的輸入和輸出板辽。因此奇瘦，使用先進封裝技術(shù)封裝的應(yīng)用處理器和內(nèi)存芯片將比使用舊技術(shù)封裝的芯片小約30%或40%，比使用舊技術(shù)封裝的芯片快2～3倍劲弦，并且可以節(jié)省高達40%或者更多的功率耳标。

2.5D和3D技術(shù)的復雜性以及生產(chǎn)這些芯片的IC制造商（Fab）和外包封裝/測試廠商的經(jīng)濟性意味著IDM和代工廠仍需要處理前端工作，而外包封裝/測試廠商仍然最適合處理后端過程瓶您，比如通過露出麻捻、凸點、堆疊和測試呀袱。外包封裝/測試廠商的工藝與生產(chǎn)主要依賴于內(nèi)插件的制造贸毕，這是一種對技術(shù)要求較低的成本敏感型工藝。

三維封裝可以更高效地利用硅片夜赵，達到更高的“硅片效率”明棍。硅片效率是指堆疊中的總基板面積與占地面積的比率。因此寇僧，與其他2D封裝技術(shù)相比摊腋，3D技術(shù)的硅效率超過了100%。而在延遲方面嘁傀，需要通過縮短互連長度來減少互連相關(guān)的寄生電容和電感兴蒸，從而來減少信號傳播延遲。而在3D技術(shù)中细办，電子元件相互靠得很近橙凳，所以延遲會更少。相類似，3D技術(shù)在降低噪聲和降低功耗方面的作用在于減少互連長度岛啸，從而減少相關(guān)寄生效應(yīng)钓觉，從而轉(zhuǎn)化為性能改進，并更大程度的降低成本坚踩。此外荡灾，采用3D技術(shù)在降低功耗的同時，可以使3D器件以更高的頻率運行瞬铸，而3D器件的寄生效應(yīng)批幌、尺寸和噪聲的降低可實現(xiàn)更高的每秒轉(zhuǎn)換速率，從而提高整體系統(tǒng)性能赴捞。

3D集成技術(shù)作為2010年以來得到重點關(guān)注和廣泛應(yīng)用的封裝技術(shù)逼裆，通過用3D設(shè)備取代單芯片封裝，可以實現(xiàn)相當大的尺寸和重量降低赦政。這些減少量的大小部分取決于垂直互連密度和可獲取性（accessibility）和熱特性等胜宇。據(jù)報道，與傳統(tǒng)封裝相比恢着，使用3D技術(shù)可以實現(xiàn)40～50倍的尺寸和重量減少桐愉。

舉例來說，德州儀器（TI）的3D裸片封裝與離散和平面封裝（MCM）之間的體積和重量相比掰派，可以減少5～6倍的體積从诲，并且在分立封裝技術(shù)上可以減少10～20倍。此外靡羡，與MCM技術(shù)相比系洛，重量減少2～13倍，與分立元件相比略步，重量減少3～19倍描扯。此外，封裝技術(shù)中的一個主要問題是芯片占用面積趟薄，即芯片占用的印刷電路板（PCB）的面積绽诚。在采用MCM的情況下，芯片占用面積減少20%～90%杭煎，這主要是因為裸片的使用恩够。

系統(tǒng)級封裝SiP技術(shù)

SiP是半導體封裝領(lǐng)域的最高端的一種新型封裝技術(shù)，將一個或多個IC芯片及被動元件整合在一個封裝中羡铲，綜合了現(xiàn)有的芯核資源和半導體生產(chǎn)工藝的優(yōu)勢蜂桶。SiP是為整機系統(tǒng)小型化的需要，提高半導體功能和密度而發(fā)展起來的也切。SIP使用成熟的組裝和互連技術(shù)屎飘，把各種集成電路如CMOS電路妥曲、GaAs電路、SiGe電路或者光電子器件钦购、MEMS器件以及各類無源元件如電阻、電容褂萧、電感等集成到一個封裝體內(nèi)押桃。

自從1960年代以來，集成電路的封裝形式經(jīng)歷了從雙列直插导犹、四周扁平封裝唱凯、焊球陣列封裝和圓片級封裝、芯片尺寸封裝等階段谎痢。而小型化磕昼、輕量化、高性能节猿、多功能票从、高可靠性和低成本的電子產(chǎn)品的總體發(fā)展趨勢使得單一芯片上的晶體管數(shù)目不再是面臨的主要挑戰(zhàn)，而是要發(fā)展更先進的封裝及時來滿足產(chǎn)品輕滨嘱、薄峰鄙、短、小以及與系統(tǒng)整合的需求太雨，這也使得在獨立的系統(tǒng)（芯片或者模塊）內(nèi)充分實現(xiàn)芯片的功能成為需要克服的障礙吟榴。這樣的背景是SiP逐漸成為近年來集成電路研發(fā)機構(gòu)和半導體廠商的重點研究對象。SiP作為一種全新的集成方法和封裝技術(shù)囊扳，具有一系列獨特的技術(shù)優(yōu)勢吩翻，滿足了當今電子產(chǎn)品更輕、更小和更薄的發(fā)展需求锥咸，在微電子領(lǐng)域具有廣闊的應(yīng)用市場和發(fā)展前景狭瞎。

SIP/SOP

近年來，隨著消費類電子產(chǎn)品（尤其是移動通信電子產(chǎn)品）的飛速發(fā)展她君，使得三維高密度系統(tǒng)級封裝（3DSiP脚作，System in Package/SoP，System on Package）成為了實現(xiàn)高性能缔刹、低功耗球涛、小型化、異質(zhì)工藝集成校镐、低成本的系統(tǒng)集成電子產(chǎn)品的重要技術(shù)方案亿扁，國際半導體技術(shù)路線（ITRS）已經(jīng)明確SiP/SoP將是未來超越摩爾（More than Moore）定律的主要技術(shù)。SiP從結(jié)構(gòu)方向上可以分為兩類基本的形式鸟廓，一類是多塊芯片平面排布的維封裝結(jié)構(gòu)（2D SiP）从祝，另一類是芯片垂直疊裝的三維封裝/集成結(jié)構(gòu)（3D SiP）襟己。

在2DSiP結(jié)構(gòu)中，芯片并排水平貼裝在基板上的牍陌，貼裝不受芯片尺寸大小的限制,工藝相對簡單和成熟擎浴，但其封裝面積相應(yīng)地比較大，封裝效率比較低毒涧。3DSiP可實現(xiàn)較高的封裝效率贮预，能最大限度地發(fā)揮SiP的技術(shù)優(yōu)勢，是實現(xiàn)系統(tǒng)集成的最為有效的技術(shù)途徑契讲，實際上涉及多種先進的封裝技術(shù)仿吞，包括封裝堆疊（PoP）、芯片堆疊（CoC）捡偏、硅通孔（TSV）唤冈、埋入式基板（Embedded Substrate）等，也涉及引線鍵合银伟、倒裝芯片你虹、微凸點等其他封裝工藝。3DSiP的基本概念正是將可能實現(xiàn)的多種功能集成于一個系統(tǒng)中枣申，包括微處理器售葡、存儲器、模擬電路忠藤、電源轉(zhuǎn)化模塊挟伙、光電器件等，還可能將散熱通道等部件也集成在封裝中模孩，最大程度的體現(xiàn)SiP的技術(shù)優(yōu)勢尖阔。

系統(tǒng)級封裝技術(shù)可以解決目前我們遇到的很多問題，其優(yōu)勢也是越來越明顯榨咐，如產(chǎn)品設(shè)計的小型化介却、功能豐富化、產(chǎn)品可靠性等块茁，產(chǎn)品制造也越來越極致齿坷，尤為重要的是，提高了生產(chǎn)效率数焊，并大幅降低了生產(chǎn)成本永淌。當然，難點也是存在的佩耳，系統(tǒng)級封裝的實現(xiàn)遂蛀，需要各節(jié)點所有技術(shù)，而不是某一技術(shù)所能實現(xiàn)的干厚，這對封裝企業(yè)來說李滴，就需要有足夠的封裝技術(shù)積累及可靠的封裝平臺支撐螃宙，如高密度模組技術(shù)、晶圓級封裝技術(shù)等所坯。

多芯片組件（MCM）

多芯片組件(MCM)屬于系統(tǒng)級封裝谆扎，是電子封裝技術(shù)層面的大突破。MCM是指一個封裝體中包含通過基板互連起來芹助，共同構(gòu)成整個系統(tǒng)的封裝形式的兩個或兩個以上的芯片燕酷。并為組件中的所有芯片提供信號互連、I/O管理周瞎、熱控制、機械支撐和環(huán)境保護等條件饵蒂。根據(jù)所用多層布線基板的類型不同声诸，MCM可分為疊層多芯片組件(MCM-L)、陶瓷多芯片組件(MCM-C)退盯、淀積多芯片組件(MCM-D)以及混合多芯片組件(MCM–C/D)等彼乌。

多芯片封裝技術(shù)從某種程度上而言可以減少由芯片功能過于復雜帶來的研發(fā)壓力。由于多芯片方案可以使用完全獨立的成熟芯片搭建系統(tǒng)渊迁，無論從成本角度還是從技術(shù)角度考慮慰照，單芯片方案的研發(fā)難度遠大于多芯片方案。現(xiàn)階段產(chǎn)品發(fā)展的趨勢為小型化便攜式產(chǎn)品琉朽，產(chǎn)品外部尺寸的縮小將壓縮芯片可用布線空間毒租，這就迫使封裝技術(shù)改善封裝的尺寸來適應(yīng)更小型的產(chǎn)品。

封裝基板

封裝基板已經(jīng)是半導體封裝中

價值量最大的耗材

封裝基板是IC芯片封裝的新興載體

傳統(tǒng)的半導體封裝,是使用引線框架作IC導通線路與支撐IC的載具,它連接引腳于引線框架的兩旁或四周箱叁。隨著半導體封裝技術(shù)的發(fā)展,當引腳數(shù)增多(超過300個引腳),傳統(tǒng)的QFP等封裝形式已對其發(fā)展有所限制墅垮。這樣,在20世紀90年代中期,以BGA、CSP為代表的新型半導體封裝形式問世,隨之也產(chǎn)生了一種半導體芯片封裝必要的新載體耕漱，這就是半導體封裝基板(IC Package Substrate,又稱為半導體封裝載板)算色。

IC封裝基板起到在芯片與常規(guī)印制電路板(多為主板拜效、母板秦陋、背板)的不同線路之間提供電氣連接(過渡)的作用，同時為芯片提供保護槐雾、支撐妓笙、散熱的通道,以及達到符合標準安裝尺寸的功效若河。可實現(xiàn)多引腳化给郊、縮小封裝產(chǎn)品面積牡肉、改善電性能及散熱性、實現(xiàn)高密度化等是它的突出優(yōu)點淆九。因此以BGA统锤、CSP以及倒裝芯片(FC毛俏，F(xiàn)pilChpi)等形式的半導體封裝基板,在近年來的應(yīng)用領(lǐng)域得到迅速擴大,廣為流行。

基于在半導體封裝中充分運用高密度多層基板技術(shù)方面,以及降低封裝基板的制造成本方面(封裝基板成本以BGA為例約占40-50%,在FC基板制造成本方面它約70-80%)的需求,半導體封裝基板已成為一個國家饲窿、一個地區(qū)在發(fā)展微電子產(chǎn)業(yè)中的重要“武器”之一煌寇。

從芯片支撐材料角度來看半導體封裝技術(shù)分類

目前普遍使用的封裝技術(shù)有很多，可分為以下幾類:

芯片的封裝種類太過繁雜逾雄，為了方便理解阀溶，我們將分類方式簡化，以封裝過程中使用的承載晶圓或芯片的耗材的不同來份額里鸦泳，半導體封裝技術(shù)可以分為引線框封裝银锻、裸芯片封裝/晶圓級封裝和鑲?cè)胧椒庋b三類。

芯片封裝技術(shù)分類：

引線框架+封裝殼

我們把使用傳統(tǒng)封裝殼的封裝技術(shù)和使用封裝基材的封裝技術(shù)歸為一類做鹰，總體稱為封裝中使用封裝殼的封裝技術(shù)击纬。

鑲?cè)胧椒庋b

嵌入式芯片（Embedded Component Packaging EPC），封裝與大多數(shù)封裝類型并不相同钾麸。一般來說更振，在許多集成電路封裝中，器件位于基板的頂部饭尝，基板充當器件與封裝板間“橋梁”的角色肯腕。

裸芯片封（組）裝裝技術(shù)/晶圓級封裝（WLP）

二級封裝是印刷電路板的封裝和裝配，將一級封裝的元器件組裝到印刷電路板（PCB）上钥平，包括板上封裝單元和器件的互連实撒，包括阻抗的控制、連線的精細程度和低介電常數(shù)材料的應(yīng)用帖池。除了特別要求外奈惑，這一級封裝一般不單獨加封裝體，具體產(chǎn)品如計算機的顯卡睡汹，PCI數(shù)據(jù)采集卡等都屬于這一級封裝肴甸。如果這一級封裝能實現(xiàn)某些完整的功能，需要將其安裝在同一的殼體中囚巴，例如Ni公司的USB數(shù)據(jù)采集卡原在，創(chuàng)新的外置USB聲卡等。

引線框架封裝（LeadframePackages）

傳統(tǒng)的IC封裝是采用導線框架作為IC導通線路與支撐IC的載具彤叉，它連接引腳于導線框架的兩旁或四周庶柿。隨著IC封裝技術(shù)的發(fā)展，引腳數(shù)量的增多(超過300以上個引腳)秽浇、浮庐、線密度的增大、基板層數(shù)的增多柬焕，使得傳統(tǒng)的QFP等封裝形式在其發(fā)展上有所限制审残。

我們把使用傳統(tǒng)引線框架和封裝殼的封裝技術(shù)稱為引線框架式封裝技梭域，多用于如方形扁平無引腳封裝（QFN）和方型扁平式封裝（QFP）。

引線框架封裝工藝

使用引線框架和外部封裝殼的芯片封裝制作工藝十分相似搅轿〔≌牵基本流程為：首先使用充銀環(huán)氧粘結(jié)劑將晶圓切片粘附于引線框架上，然后使用金屬線將晶圓切片的管腳與引線框架上相應(yīng)的管腳連接璧坟，再將引線框架與封裝殼組合在一起既穆，最后使用模塑包封或者液態(tài)膠灌封，以保護晶圓切片雀鹃、連接線和管腳不受外部因素的影響幻工。

引線框架主要性能

半導體封裝引線框架大多采用銅材或鐵鎳合金（A42）兩種材質(zhì)，在封裝中黎茎，引線框架主要有如下作用：

引線框架封裝中引線的功能：

良好的導電性能

引線框架在塑封體中主要作用是芯片的功能通過引線與框架上的外引腳連接会钝，集成電路芯片還常用引線將芯片的地線連接到框架的底座上，所以工三，要求引線框架有良好的導電性。

良好的導熱性

產(chǎn)品在使用時先鱼，芯片會產(chǎn)生熱量俭正，特別是大功率產(chǎn)品，工作電流較大焙畔，產(chǎn)生的熱量更大掸读。熱量主要通過引線框架和塑封料向外散熱。如果散熱性能不好宏多，則可能“燒壞”芯片儿惫。PN結(jié)一般設(shè)計溫度為150℃，溫度過高伸但，可能在工作中造成PN結(jié)熱擊穿肾请。大功率產(chǎn)品的引線框架個別還設(shè)計有專門的散熱片以提高引線框架的散熱能力。

良好的熱膨脹匹配性

在塑料封裝體中更胖，引線框與芯片之間通過銀膠進行物理連接铛铁，還與塑封料直接接觸，在產(chǎn)品塑封却妨、回流焊及使用中饵逐，受熱時各種材料均會膨脹，所以彪标，要求各種材料間要有良好的熱膨脹匹配性倍权。

良好的結(jié)合強度

引線框架與芯片通過銀膠連接，與塑封樹脂直接接觸捞烟。在生產(chǎn)過程及使用中不可避免的要受熱薄声，各種材料間的熱膨脹雖然盡可能的匹配当船，但總會有熱應(yīng)力存在。所以要求引線框架與各材料之間要有良好的結(jié)合強度奸柬。

引線框架封裝(如SO生年、QFP、QFN)仍然是I/O小于200的半導體中最常見的廓奕。模具通常采用金屬絲連接抱婉，封裝也很簡單，雖然使用倒裝芯片桌粉、多模和模/無源組合的變體也在批量生產(chǎn)中蒸绩。

陶瓷封裝在很大程度上可以被看作是遺留技術(shù)。雖然它們過去在IC上很常見铃肯，但現(xiàn)在幾乎只用于軍事和航空電子等高可靠性應(yīng)用患亿，不愿在封裝技術(shù)上做出改變。

鑲?cè)胧椒庋b技術(shù)-基于基板的封裝

嵌入式芯片（Embedded Component Packaging EPC）押逼，封裝與大多數(shù)封裝類型并不相同步藕。一般來說，在許多集成電路封裝中挑格，器件位于基板的頂部咙冗，基板充當器件與封裝板間“橋梁”的角色∑“嵌入式封裝”一詞有著不同的含義雾消，在嵌入式芯片封裝的世界中，指采用多步驟制造工藝將元器件嵌入到基板中挫望。

單芯片立润、多芯片、MEMS或無源元器件均可以并排式（side-by-side）方式嵌入到有機層壓基板（Organic Laminate Substrate）之中媳板。這些元器件均通過鍍銅的通孔（via）連接起來桑腮。總而言之蛉幸，通過嵌入式封裝到旦，就可以釋放系統(tǒng)中的空間。在TDK的工藝中巨缘，器件被嵌入四個極薄的基板疊層中添忘，以微互連和通孔為主要特點，總高度為300μm若锁。

封裝尺寸是將有源芯片嵌入基板中的驅(qū)動因素搁骑。在‘x’和‘y’軸上，會顯著地整體收縮。當考慮版圖布線更大化時仲器，這種微型化可讓設(shè)計多一些靈活性煤率。如今嵌入式有源元器件的市場，主要圍繞著功率模擬器件領(lǐng)域乏冀。藍牙無線模塊（Bluetooth WiFi modules）的微型化特點蝶糯，已成為嵌入式芯片封裝的主要應(yīng)用領(lǐng)域。其他應(yīng)用還包括手機市場的射頻模塊辆沦。

鑲?cè)胧椒庋b的優(yōu)劣勢

通常情況下昼捍，IC會被封裝在電路板上，但這樣有時會占用系統(tǒng)中寶貴的電路板空間肢扯，因此考慮把芯片嵌入到基板中以節(jié)省空間和成本妒茬，這就是嵌入式芯片封裝的用武之地，并不會與晶圓級封裝中的扇出型封裝相混淆蔚晨。

扇出型封裝中乍钻，裸片會被嵌入到環(huán)氧模壓樹脂（molded epoxy compound）填充的重新建構(gòu)晶圓（reconstituted wafer）中。嵌入式芯片封裝是不同的铭腕。這些元器件被嵌入到多層基板中银择，IC會被嵌入基板的核心部位。核心部位是用特殊的樹脂做的累舷，其他基板層均是標準的PCB材料欢摄。裸片通常是并排放置的，如果是標準的4層基板笋粟，所有裸片都會被放置于2層與3層之間，且裸片不會堆疊析蝴。

嵌入式封裝的主要優(yōu)點有：促進尺寸微型化害捕、互連可靠、性能更高闷畸，并改善了對集成元器件的保護尝盼。ECP還支持模塊化的趨勢，通過降低其他封裝技術(shù)的成本來實現(xiàn)佑菩。隱身的電子器件（嵌入式芯片）可有效防止逆向工程和造假盾沫。

嵌入式封裝也有缺點。由于它結(jié)合了用于先進封裝和印刷電路板（PCB）的技術(shù)殿漠，因此面臨一些制造方面的挑戰(zhàn)赴精。此外，生態(tài)系統(tǒng)還相對不成熟绞幌。嵌入式芯片的成本仍然過高蕾哟，且有時良率太低。

嵌入式封裝是將多個芯片集成到單個封裝體中的幾種方法之一，但并不是唯一選擇谭确。系統(tǒng)級封裝是最受歡迎的選擇帘营，但由于成本原因，扇出型封裝也有很大的發(fā)展?jié)摿χ鸸Ｕ沁@些封裝解決方案為市場提供價格更低芬迄、技術(shù)更好的解決方案。

按基板類型的鑲?cè)胧椒庋b分類

基板從材料上可分為有機基板和無機基板兩大類昂秃；從結(jié)構(gòu)上可分為單層（包括撓性帶基）禀梳、雙層、多層械蹋、復合基板等出皇。多層基板包括通用制品（玻璃-環(huán)氧樹脂）、積層多層基板哗戈、陶瓷多層基板郊艘、每層都有埋孔的多層基板。

按基板類型的鑲?cè)胧椒庋b分類：

陶瓷基板

陶瓷基板是基于氧化鋁唯咬、氮化鋁和其他材料制成纱注。基于陶瓷基板的封裝通常用于表面貼裝器件（surface-mount devices）胆胰、CMOS圖像傳感器和多芯片模塊（Multi-chip Module）狞贱。

有機層壓基板

有機層壓基板通常用于2.5D/3D、倒裝芯片和系統(tǒng)級封裝（SiP）中,這類封裝的器件位于基板之上蜀涨。有機基板的材料通常是FR-4或其他材料瞎嬉。FR-4是一種由環(huán)氧樹脂組成的玻璃纖維布。這些基板使用類似或相同的材料作為PCB厚柳。所以在某些圈子里氧枣，有機基板有時就被稱為PCB。有機基板也是多層技術(shù)别垮，其中至少有兩層有機層被金屬層隔開便监。金屬層在封裝中充當電遷移阻擋層（electromigration shield）。

陶瓷封裝在很大程度上可以被看作是遺留技術(shù)碳想。雖然它們過去在IC上很常見烧董，但現(xiàn)在幾乎只用于高可靠性的應(yīng)用，如軍事和航空電子設(shè)備胧奔。由于不愿意在封裝技術(shù)上做出改變逊移。

有機基板封裝(BGA,CSP)使用小型剛性(有時彎曲)基板，其上的模具是金屬絲粘結(jié)或倒裝芯片龙填。大多數(shù)這樣的封裝使用一組球或地與主機PCB接口螟左。哪一個允許這些包容納多達4000個外加I/0啡浊！

裸芯片封裝/晶圓級封裝（WLP）

裸芯片封裝和晶圓級封裝技術(shù)：

覆晶（倒裝）技術(shù)FC

覆晶技術(shù)是一種裸芯片組裝技術(shù)，TFT-LCD驅(qū)動芯片常用的COF封裝可以認為是典型的覆晶案例胶背。在傳統(tǒng)微電子組裝技術(shù)中巷嚣，芯片一般使用外部封裝殼，芯片通過線焊方式與封裝殼連接钳吟，芯片一般以晶背朝下廷粒，管腳朝上的方式放置。將封裝殼與PCB板焊接后红且，這一放置方式延續(xù)不變坝茎，即芯片的晶背靠近PCB板。但是暇番，在覆晶技術(shù)中芯片不需要與外部封裝殼進行線焊嗤放，轉(zhuǎn)而使用焊接方式將芯片與封裝殼或PCB板相連，所以芯片的晶背朝上壁酬，管腳朝向PCB板次酌，因此與傳統(tǒng)方式中芯片的放置方式相反，故被稱為覆晶舆乔，也稱為倒裝岳服。

基板芯片連接技術(shù)COB

基板芯片連接技術(shù)（Chip on Board，COB）是一種常用的裸芯片組裝形式希俩。在實際應(yīng)用案例中吊宋，COB形式大量出現(xiàn)于芯片早期試驗階段及低端產(chǎn)品中。由于某些芯片功能較單一颜武，所需的輸入輸出管腳數(shù)較少璃搜，使用COB方式可以節(jié)省封裝成本，最典型的例子應(yīng)屬手機SIM卡鳞上。

COB制作時一般先將晶圓切片粘貼在目標板表面这吻，然后采用Wire bonding的方式將晶圓切片的管腳與目標板上相應(yīng)的管腳連接。制做完成后將芯片因块、金屬連接線、目標板上的管腳均用液態(tài)膠覆蓋籍铁，用以隔離外界污染和保護線路涡上。由于COB方式直接將晶圓切片組裝在PCB板上，使得采用該種方式的PCB板損壞后不可維修拒名，且COB方式組裝工序較多吩愧，使用較為不便≡鱿裕基于上述原因雁佳，裸芯片組裝技術(shù)在應(yīng)用中多以覆晶技術(shù)為主脐帝。

COF/COG

在塑料封裝體中，引線框與芯片之間通過銀膠進行物理連接糖权，還與塑封料直接接觸堵腹，在產(chǎn)品塑封、回流焊及使用中星澳，受熱時各種材料均會膨脹疚顷，所以，要求各種材料間要有良好的熱膨脹匹配性禁偎。

晶圓級封技術(shù)WLP

晶圓級封裝是裸芯片封裝的主要技術(shù)之一腿堤，主要涉及扇入型（fan-in）和扇出型（fan-out）兩種封裝類型。WLP封裝時裸片還在晶圓上如暖。一般來說笆檀，WLP是一種無基板封裝。WLP利用由布線層（routing layers）或重新布線層（RDL）構(gòu)成的薄膜來代替基板盒至，該薄膜在封裝中提供電氣連接酗洒。RDL不會直接與電路板連接。相反妄迁，WLP會在封裝體底部使用錫球寝蹈，從而將RDL連接到電路板。

裸芯片封裝/組裝

目前伴隨芯片功能的提升登淘，芯片的工作頻率大幅增加箫老。從MHz到GHz，芯片的工作頻率有了質(zhì)的飛躍黔州。芯片對外圍電路的要求也越嚴苛耍鬓。微秒，納秒級的延遲都會使數(shù)據(jù)傳輸出現(xiàn)嚴重錯誤流妻。如何消除信號在外部電路傳輸時的延遲效應(yīng)是設(shè)計人員不能回避的問題牲蜀。

在傳統(tǒng)封裝中晶圓切片與封裝殼的連接方式會引入新的負面因素—Wire bonding金屬線和封裝殼引腳，過長的信號線會使信號傳輸時受寄生RC的影響出現(xiàn)延遲绅这，同時也易受到干擾涣达。而使用裸芯片技術(shù)減少了芯片傳輸線的長度，從而使芯片信號的延遲大大減少证薇。裸芯片技術(shù)在減小封裝體體積的同時度苔，還將大大提高信號傳輸品質(zhì)弓坞，這也是與其他封裝技術(shù)相比裸芯片封裝技術(shù)的重要優(yōu)勢三痰。但是甥捺，裸芯片技術(shù)由于在封裝中沒有封裝殼的保護冠胯，芯片晶背暴露在外砍艾，存在被損壞的風險雹洗。所以裸芯片雖然能在絕大多數(shù)應(yīng)用領(lǐng)域取代傳統(tǒng)封裝形式的芯片揖庄，但是絕對不能百分之百點對點可代替“菇郑現(xiàn)有的芯片封裝技術(shù)在面對封裝尺寸進一步縮小，封裝成本進一步下降的需求時饮笛，有些力不從心咨察。在現(xiàn)有封裝技術(shù)中晶圓切片的實際尺寸已經(jīng)很小，制約封裝尺寸縮小的因素是封裝方式本身（即便是使用CSP封裝缎浇，封裝比為1.14扎拣，仍然有14%的空間被浪費）。而適時引入裸芯片技術(shù)則可很好的解決上述問題素跺。

若將裸芯片組裝于新的封裝基材上二蓝，則稱為裸芯片封裝，若將裸芯片直接組裝在PCB板上指厌，則稱為裸芯片組裝刊愚。裸芯片封裝/組裝是指在芯片與目標板（封裝基板或PCB板）的連接過程中，裸芯片為原始的晶圓切片形式踩验，芯片沒有經(jīng)過預(yù)先的封裝而直接與目標板連接鸥诽。

引入裸芯片封裝，可以減少由封裝殼產(chǎn)生的額外的體積箕憾，將標準的半導體封裝芯片直接更換成無封裝的裸芯片牡借，可使研發(fā)人員直接獲得該芯片理論上的最小尺寸，從而提高PCB板布線空間的利用率袭异。如圖中所示钠龙，18M的同步SRAM在使用不同的封裝形式時，至少可以節(jié)省70%的空間御铃。

裸芯片封裝是一個獨特的類別碴里，包括COB(主板芯片:直接連接到主PCB上的芯片線編解碼器)和COF/COG(Flex或玻璃上的芯片)，后者是將芯片直接翻轉(zhuǎn)到顯示器的玻璃或彎曲電路上上真。

晶圓級封裝（WLP）

晶圓級封裝（WLP）就是在封裝過程中大部分工藝過程都是對晶圓（大圓片）進行操作咬腋，對晶圓級封裝（WLP）的需求不僅受到更小封裝尺寸和高度的要求，還必須滿足簡化供應(yīng)鏈和降低總體成本睡互，并提高整體性能的要求根竿。

封裝基板的定義、種類及生產(chǎn)工藝

封裝基板的定義

封裝基板（Package Substrate）是由電子線路載體（基板材料）與銅質(zhì)電氣互連結(jié)構(gòu)（如電子線路就珠、導通孔等）組成寇壳，其中電氣互連結(jié)構(gòu)的品質(zhì)直接影響集成電路信號傳輸?shù)姆€(wěn)定性和可靠性，決定電子產(chǎn)品設(shè)計功能的正常發(fā)揮嗓违。封裝基板屬于特種印制電路板九巡，是將較高精密度的芯片或者器件與較低精密度的印制電路板連接在一起的基本部件图贸。

封裝基板的作用

20世紀初期蹂季，“印制電路”的概念被Paul Eisler首次提出冕广，并研制出世界上第一塊印制電路板（Printed Circuit Board，PCB）偿洁。集成電路封裝基板是隨著半導體芯片的出現(xiàn)而從印制電路板家族中分離出來的一種特種印制電路板撒汉，其主要功能是構(gòu)建芯片中集成電路與外部電子線路之間的電氣互連通道。

集成電路封裝基板在電子封裝工程中的作用

封裝基板作為載體結(jié)構(gòu)起到保護芯片中半導體元器件的作用涕滋；實現(xiàn)芯片中集成電路功能模塊電子線路與外部功能元器件之間的電氣連接睬辐；為芯片功能組件提供支撐體與散熱通道；為其他電子元器件搭載提供組裝平臺宾肺。此外溯饵，封裝基板可實現(xiàn)集成電路多引腳化、封裝產(chǎn)品體積縮小锨用、電性能及散熱性改善丰刊、超高密度或多芯片模塊化等目的。

封裝基板發(fā)展的三個階段

當前封裝基板可以簡單的理解為是具有更高性能或特種功能的PCB增拥，是可為芯片啄巧、電子元器件等提供電氣連接、保護掌栅、支撐秩仆、散熱、組裝等功效猾封，以實現(xiàn)多引腳化澄耍，縮小封裝產(chǎn)品體積、改善電氣性能及散熱性忘衍、超高密度或多芯片模塊化以及高可靠性的電子基板逾苫。

到目前為止，世界半導體封裝基板業(yè)歷程可劃分為三個發(fā)展階段：

封裝基板的發(fā)展歷史：

1989-1999

第一發(fā)展階段：是有機樹脂封裝基板初期發(fā)展的階段枚钓，此階段以日本搶先占領(lǐng)了世界半導體封裝基板絕大多數(shù)市場為特點铅搓；

2000-2003

第二發(fā)展階段：是封裝基板快速發(fā)展的階段，此階段中搀捷，我國臺灣星掰、韓國封裝基板業(yè)開始興起，與日本逐漸形成"三足鼎立"瓜分世界封裝基板絕大多數(shù)市場的局面嫩舟。同時有機封裝基板獲得更加大的普及應(yīng)用氢烘，它的生產(chǎn)成本有相當大的下降；

2004年以后

第三發(fā)展階段：此階段以FC封裝基板高速發(fā)展為鮮明特點家厌，更高技術(shù)水平的MCP(多芯片封裝)和SiP(系統(tǒng)封裝)用CSP封裝基板得到較大發(fā)展播玖。世界整個半導體封裝基板市場格局有較大的轉(zhuǎn)變，臺灣饭于、韓國占居了PBGA封裝基板的大部分市場蜀踏。而倒裝芯片安裝的BGA维蒙、PGA型封裝基板的一半多市場，仍是日本企業(yè)的天下果覆。

封裝基板（IC載板）與PCB的異同

電子封裝工程中封裝颅痊、實裝、安裝及裝聯(lián)的區(qū)別：

封裝

封裝是指構(gòu)成“體”的過程（packaging）局待。即通過封裝（如將可塑性絕緣介質(zhì)經(jīng)模注斑响、灌封、壓入钳榨、下充填等）舰罚，使芯片、封裝基板薛耻、電極引線等封為一體沸停，構(gòu)成三維的封裝體，起到密封昭卓、傳熱愤钾、應(yīng)力緩和及保護等作用。此即狹義的封裝候醒。封裝技術(shù)就是指從點能颁、線、面到構(gòu)成“體或塊”的全部過程及工藝倒淫。

實裝

實裝此詞來自日文伙菊，此處借用〉型粒“塊”搭載在“板”上稱為實裝镜硕，裸芯片實裝在模塊基板（BGA基板、TAB基板返干、MCM基板）上可分別構(gòu)成BGA兴枯、TAB、MCM封裝體矩欠，稱其為一級封裝（或微組裝）财剖；DIP、PGA等采用引腳插入方式實裝在PCB上癌淮；QFP躺坟、BGA、CSP乳蓄、TBA等采用表面貼裝方式實裝在PCB之上咪橙，稱其為二級封裝；裸芯片也可以直接實裝在PCB上，如COB美侦、COF等店诗，在此一級封裝、二級封裝合二為一音榜。

即實裝專指上述的“塊”搭載在基板上的連接過程及工藝，涵蓋常用的插入捧弃、插裝赠叼、表面貼裝（SMT）、安裝违霞、微組裝等嘴办。模塊：與下面將要涉及的“板”可以看成是多維體。帶有引線端子的封裝體即為“塊”买鸽，進行裸芯片安裝的芯片也可以看成塊涧郊。

安裝

板是搭載有半導體集成電路元件，L眼五、C妆艘、R等分立器件，變壓器以及其他部件的電子基板即為“板”看幼。安裝即將板（主板或副板）通過插入批旺、機械固定等方式，完成常規(guī)印制電路板承載诵姜、連接各功能電子部件汽煮，以構(gòu)成電子系統(tǒng)的過程稱為安裝。

裝聯(lián)

裝聯(lián)將上述系統(tǒng)裝載在載板（或架）之上棚唆，完成單元內(nèi)（板或卡內(nèi)）布線暇赤、架內(nèi)（單元間）布線以及相互間的連接稱為裝聯(lián)。

封裝基板與PCB的區(qū)別

封裝基板是可為芯片宵凌、電子元器件等提供電氣連接鞋囊、保護、支撐瞎惫、散熱失暴、組裝等功效，以實現(xiàn)多引腳化微饥，縮小封裝產(chǎn)品體積逗扒、改善電氣性能及散熱性、超高密度或多芯片模塊化以及高可靠性的電子基板欠橘。

封裝基板可以簡單的理解為是具有更高性能或特種功能的PCB或薄厚膜電路基板矩肩。封裝基板起到了芯片與常規(guī)印制電路板（多為母板、副板，背板等）的不同線路之間的電氣互聯(lián)及過渡作用黍檩，同時也為芯片提供保護叉袍、支撐、散熱刽酱、組裝等功效喳逛。

PWB和PCB

PWBPWB（printed wiring board，印制線路板）：泛指表面和內(nèi)部布置有導體圖形的絕緣基板棵里。PWB本身是半成品润文，作為搭載電子元器件的基板而起作用。通過導體布線殿怜，進行連接構(gòu)成單元電子回路典蝌，發(fā)揮其電路功能。PCB（printed ciruid board头谜，印制電路板）是指搭載了電子元器件的PWB的整個基板為印制電路板骏掀。在多數(shù)情況下，通常將PWB與PCB按同義詞處理而不加區(qū)分柱告。實際上PWB和PCB在有些情況下是有區(qū)別的截驮，例如，PCB有時特指在絕緣基板上采用單純印刷的方式际度，形成包括電子元器件在內(nèi)的電路侧纯，可以自成一體；而PWB更強調(diào)搭載元器件的載體功能甲脏，或構(gòu)成實裝電路眶熬，或構(gòu)成印制電路板組件。通常簡稱二者為印制板块请。

主板

主板：又稱為母板娜氏。是在面積較大的PCB上安裝各種有源、無源電子元器件墩新，并可與副板及其它器件可實現(xiàn)互聯(lián)互通的電子基板贸弥。通訊行業(yè)一般稱其為背板。

實裝此詞來自日文海渊，此處借用绵疲。“塊”搭載在“板”上稱為實裝臣疑，裸芯片實裝在模塊基板副板：又稱子板或組件板盔憨，是在面積較小的PCB上安裝部分電子元器件，構(gòu)成具有各種功能的卡讯沈、存儲組件郁岩、CPU組件以及帶有其它元器件的基板。再通過連接器（接插件、電纜或剛撓板等）實現(xiàn)與主板的承載與互聯(lián)问慎。這樣使得故障元器件的維修及電子產(chǎn)品的升級變得更為簡便萍摊。

即實裝專指上述的“塊”搭載在基板上的連接過程及工藝，涵蓋常用的插入如叼、插裝冰木、表面貼裝（SMT）、安裝笼恰、微組裝等踊沸。模塊：與下面將要涉及的“板”可以看成是多維體。帶有引線端子的封裝體即為“塊”挖腰，進行裸芯片安裝的芯片也可以看成塊。

載板

載板：承載各類有源练湿、無源電子器件猴仑、連接器、單元肥哎、子板及其它各式各樣的電子器件的印制電路板辽俗。如封裝載板、類載板篡诽、各種普通PCB及總裝板崖飘。

類載板

類載板（SubstrateLike-PCB，簡稱SLP）：顧名思義是類似載板規(guī)格的PCB杈女，它本是HDI板朱浴，但其規(guī)格已接近IC封裝用載板的等級了。類載板仍是PCB硬板的一種达椰，只是在制程上更接近半導體規(guī)格翰蠢，目前類載板要求的線寬/線距為≤30μm/30μm，無法采用減成法生產(chǎn)啰劲，需要使用MSAP（半加成法）制程技術(shù)梁沧，其將取代之前的HDIPCB技術(shù)。即將封裝基板和載板功能集于一身的基板材料蝇裤。但制造工藝廷支、原材料和設(shè)計方案（一片還是多片）都還沒有定論。類載板的催產(chǎn)者是蘋果新款手機栓辜，在2017年的iPhone8中恋拍，首度采用以接近IC制程生產(chǎn)的類似載板的HDI板，可讓手機尺寸更輕薄短小藕甩。類載板的基材也與IC封裝用載板相似芝囤，主要是BT樹脂的CCL與ABF*樹脂的積層介質(zhì)膜。

多層板：隨著LSI集成度的提高、傳輸信號的高速化及電子設(shè)備向輕薄短小方向的發(fā)展悯姊，僅靠單雙面導體布線已難以勝任羡藐，再者若將電源線、接地線與信號線在同一導體層中布置悯许，會受到許多限制仆嗦，從而大大降低布線的自由度。如果專設(shè)電源層先壕、接地層和信號層瘩扼，并布置在多層板的內(nèi)層，不僅可以提高布線的自由度而且可防止信號干擾和電磁波輻射等垃僚。此要求進一步促進了基板多層化的發(fā)展集绰，因此，PCB集電子封裝的關(guān)鍵技術(shù)于一身谆棺，起著越來越重要的作用栽燕。可以說改淑，當代PCB是集各種現(xiàn)代化技術(shù)之大成者碍岔。

HDI基板

HDI基板：一般采用積層法(Build-up)制造，積層的次數(shù)越多朵夏，板件的技術(shù)檔次越高蔼啦。普通的HDI板基本上是1次積層，高端HDI采用2次或以上的積層技術(shù)仰猖，同時采用疊孔捏肢、電鍍填孔、激光直接打孔等先進PCB技術(shù)饥侵。高端HDI板主要應(yīng)用于4G手機猛计、高級數(shù)碼攝像機、IC載板等爆捞。

在電子封裝工程中奉瘤，電子基板（PCB）可用于電子封裝的不同層級（主要用于1～3級封裝的第2～5層次），只是封裝基板用于1煮甥、2級封裝的2盗温、3層次，普通PCB用于2成肘、3級封裝的3卖局、4、5層次双霍。但是它們都是為電子元器件等提供互聯(lián)砚偶、保護批销、支撐、散熱染坯、組裝等功效均芽，以實現(xiàn)多引腳化，縮小封裝產(chǎn)品體積单鹿、改善電氣性能及散熱性掀宋、超高密度或多芯片模塊化以及高可靠性為目的。

主板（母板）仲锄、副板及載板（類載板）常規(guī)PCB（多為母板劲妙、副板，背板等）主要用于2儒喊、3級封裝的3镣奋、4、5層次怀愧。其上搭載LSI侨颈、IC等封裝的有源器件、無源分立器件及電子部件掸驱，通過互聯(lián)構(gòu)成單元電子回路發(fā)揮其電路功能肛搬。

隨著電子安裝技術(shù)的不斷進步與發(fā)展没佑，電子安裝各階層的界限越來越不清晰毕贼，各階層安裝的交叉、互融蛤奢，此過程中PCB的作用越來越重要鬼癣，對PCB及其基板材料在功能、性能上都提出了更高啤贩、更新的要求待秃。

封裝基板從PCB中分離獨立出來的歷程和原因

20世紀80年代以后，新材料痹屹、新設(shè)備的廣泛應(yīng)用章郁，集成電路設(shè)計與制造技術(shù)按照“摩爾定律”飛速發(fā)展，微小敏感的半導體元件問世志衍，大規(guī)模集成電路與超大規(guī)模集成電路設(shè)計出現(xiàn)暖庄，高密度多層封裝基板應(yīng)運而生，使集成電路封裝基板從普通的印制電路板中分離出來楼肪，形成了專有的集成電路封裝基板制造技術(shù)培廓。

目前，在常規(guī)PCB板的主流產(chǎn)品中春叫，線寬/線距50μm/50μm的產(chǎn)品屬于高端PCB產(chǎn)品了肩钠，但該技術(shù)仍然無法達到目前主流芯片封裝的技術(shù)要求泣港。在封裝基板制造領(lǐng)域，線寬/線距在25μm/25μm的產(chǎn)品已經(jīng)成為常規(guī)產(chǎn)品价匠，這從側(cè)面反映出封裝基板制造與常規(guī)PCB制造比当纱，其在技術(shù)更為先進。封裝基板從常規(guī)印制電路板中分離的根本原因有兩方面：一方面霞怀，由于PCB板的精細化發(fā)展速度低于芯片的精細化發(fā)展速度惫东，導致芯片與PCB板之間的直接連接比較困難。另一方面毙石，PCB板整體精細化提高的成本遠高于通過封裝基板來互連PCB和芯片的成本廉沮。

封裝基板的主要結(jié)構(gòu)和生產(chǎn)技術(shù)

目前，在封裝基板行業(yè)還沒有形成統(tǒng)一的分類標準徐矩。通常根據(jù)適用基板制造的基板材料皱蹦、制作技術(shù)等方面進行分類。根據(jù)基板材料的不同阐滩，可以將封裝基板分為無機封裝基板和有機封裝基板忧饭。無機封裝基板主要包括：陶瓷基封裝基板和玻璃基封裝基板。有機封裝基板主要包括：酚醛類封裝基板鳞骤、聚酯類封裝基板和環(huán)氧樹脂類封裝基板等窒百。根據(jù)封裝基板制作方法不同，可以將封裝基板分為有核（Core）封裝基板和新型無核（Coreless）封裝基板豫尽。

有核和無核封裝基板

有核封裝基板在結(jié)構(gòu)上主要分為兩個部分篙梢，中間部分為芯板，上下部分為積層板美旧。有核封裝基板制作技術(shù)是基于高密度互連（HDI）印制電路板制作技術(shù)及其改良技術(shù)渤滞。

無核基板，也叫無芯基板榴嗅，是指去除了芯板的封裝基板妄呕。新型無核封裝基板制作主要通過自下而上的電沉積技術(shù)制作出層間導電結(jié)構(gòu)—銅柱。它僅使用絕緣層（Build-up Layer）和銅層通過半加成（SemiAdditive Process嗽测，縮寫為SAP）積層工藝實現(xiàn)高密度布線绪励。

無核封裝基板的優(yōu)劣勢：

優(yōu)勢

• 薄型化；

• 電傳輸路徑減小唠粥，交流阻抗進一步減小疏魏，而且其信號線路有效地避免了傳統(tǒng)有芯基板上的PTH（鍍銅通孔）產(chǎn)生的回波損耗，這就降低電源系統(tǒng)回路的電感厅贪，提高傳輸特性蠢护，尤其是頻率特性；

• 可以實現(xiàn)信號的直接傳輸养涮，因為所有的線路層都可以作為信號層葵硕，這樣可以提高布線的自由度眉抬，實現(xiàn)高密度配線，降低了C4布局的限制懈凹；

• 除部分制程外蜀变，可以使用原來的生產(chǎn)設(shè)備，且工藝步驟減少介评。

劣勢

• 沒有芯板支撐库北，無芯基板制造中容易翹曲變形，這是目前最普遍和最大的問題们陆；

• 層壓板破碎易于發(fā)生寒瓦；

• 需要引進部分針對半導體封裝無芯基板的新設(shè)備。因此坪仇，半導體封裝無芯基板的挑戰(zhàn)主要在于材料與制程杂腰。

封裝基板的結(jié)構(gòu)

封裝基板的主要功能是實現(xiàn)集成電路芯片外部電路、電子元器件之間的電氣互連椅文。有核封裝基板可以分為芯板和外層線路喂很，而有核封裝基板的互連結(jié)構(gòu)主要包括埋孔、盲孔皆刺、通孔和線路少辣。無核封裝基板的互連結(jié)構(gòu)則主要包括銅柱和線路。無核封裝基板制作的技術(shù)特征主要是通過自下而上銅電沉積技術(shù)制作封裝基板中互連結(jié)構(gòu)—銅柱羡蛾、線路漓帅。相比于埋孔和盲孔，銅柱為實心銅金屬圓柱體結(jié)構(gòu)林说，在電氣傳輸方面性能更加優(yōu)良煎殷，銅柱的尺寸也遠低于盲孔的尺寸屯伞，直接在40μm左右腿箩。

封裝基板的主流生產(chǎn)技術(shù)

主要的積層精細線路制作方法

半導體封裝基板層間互聯(lián)、積層精細線路制作方法是從高密度互聯(lián)/積層多層（High Density Interconnection/Build up Multilayer劣摇，HDI/BUM）衍生而來珠移，HDI/BUM板制造工藝技術(shù)種類繁多，通過可生產(chǎn)性末融、可靠性和成本等各方面的優(yōu)勝劣汰和市場選擇钧惧，目前比較成熟的工藝集中在3-5種。

早期的集成電路封裝基板由于封裝芯片I/O數(shù)有限勾习，其主流制作技術(shù)是印制電路板制造通用技術(shù)—蝕刻銅箔制造電子線路技術(shù)浓瞪，屬于減成法。IC設(shè)計趨勢大致朝著高集成化巧婶、快速化乾颁、多功能化涂乌、低耗能化及高頻化發(fā)展，對應(yīng)的半導體封裝基板呈現(xiàn)出“四高一低”的發(fā)展趨勢英岭，即高密度布線湾盒、高速化和高頻化、高導通性诅妹、高絕緣可靠性罚勾、低成本性。

在近年的電子線路互連結(jié)構(gòu)制造領(lǐng)域吭狡，相比于蝕刻銅箔技術(shù)（減成法）尖殃，半加成法主要采用精確度更高、綠色的電沉積銅技術(shù)制作電子電路互連結(jié)構(gòu)划煮。近十幾年來分衫，在封裝基板或者說整個集成電路行業(yè)，互連結(jié)構(gòu)主要是通過電沉積銅技術(shù)實現(xiàn)的般此，其原因在于金屬銅的高性能和低價格蚪战，避免了蝕刻銅流程對互連結(jié)構(gòu)側(cè)面蝕刻，銅的消耗量減少铐懊，互連結(jié)構(gòu)的精細度和完整性更好邀桑，故電沉積銅技術(shù)是封裝基板制作過程中極其重要的環(huán)節(jié)。

積層圖形制作方法：

HDI

常規(guī)的HDI技術(shù)線路制作是靠減成法（蝕刻法）完成科乎，改良型HDI技術(shù)主要是采用半加成法（電沉積銅技術(shù)）同時完成線路和微孔制作壁畸。

減成法

減成法（Subtractive），在敷銅板上茅茂，通過光化學法捏萍，網(wǎng)印圖形轉(zhuǎn)移或電鍍圖形抗蝕層，然后蝕刻掉非圖形部分的銅箔或采用機械方式去除不需要部分而制成印制電路PCB空闲。

加成法

加成法（Additive）令杈，在絕緣基材表面上，有選擇性地沉積導電金屬而形成導電圖形的方法碴倾。

半加成法

半加成法（Semi-Additive Process逗噩，SAP），利用圖形電鍍增加精細線路的厚度跌榔，而未電鍍加厚非線路區(qū)域在差分蝕刻過程則快速全部蝕刻异雁，剩下的部分保留下來形成線路。

封裝基板制作技術(shù)-高密度互連（HDI）改良制作技術(shù)

高密度互連（HDI）封裝基板制造技術(shù)是常規(guī)HDI印制電路板制造技術(shù)的延伸僧须，其技術(shù)流程與常規(guī)HDI-PCB板基本相同纲刀，而二者的主要差異在于基板材料使用、蝕刻線路的精度要求等担平，該技術(shù)途徑是目前集成電路封裝基板制造的主流技術(shù)之一示绊。由于受蝕刻技術(shù)的限制芥挣，HDI封裝基板制造技術(shù)在線路超精細化、介質(zhì)層薄型化等方面遇到了挑戰(zhàn)耻台，近年出現(xiàn)了改良型HDI封裝基板制造技術(shù)空免。

根據(jù)有核封裝基板的結(jié)構(gòu)，把HDI封裝基板制作技術(shù)流程主要分為兩個部分：一是芯層的制作盆耽；二是外層線路制作蹋砚。改良型HDI封裝基板制造技術(shù)主要是針對外層線路制作技術(shù)的改良。

常規(guī) HDI 技術(shù)制作封裝基板的流程

封裝基板新型的制造技術(shù)--改良型半加成法

基于磁控濺射種子層的電沉積互連結(jié)構(gòu)是一條全新的封裝基板制造技術(shù)途徑摄杂，該制作技術(shù)被稱為改良型半加成法坝咐。此外，由于該技術(shù)途徑不像HDI技術(shù)需要制作芯板析恢，因此被稱為無核封裝基板制作技術(shù)墨坚。

無核封裝基板制作技術(shù)不需要蝕刻銅箔制作電子線路，突破了HDI途徑在超精細線路制作方面存在的技術(shù)瓶頸映挂，成為高端封裝基板制造的首選技術(shù)泽篮。另外，該技術(shù)采用電沉積銅制作電氣互連結(jié)構(gòu)柑船，故互連結(jié)構(gòu)的電沉積銅技術(shù)已經(jīng)是無核封裝基板制作的核心技術(shù)之一帽撑。

參考資料來自：川財證券、馭勢資本研究所

END

馭勢資本是一家以研究驅(qū)動的硬科技精品投資銀行鞍时，深耕集成電路亏拉、物聯(lián)網(wǎng)、商業(yè)航天逆巍、數(shù)據(jù)智能及塘、產(chǎn)業(yè)互聯(lián)網(wǎng)和汽車科技領(lǐng)域，為頂尖的科技創(chuàng)業(yè)者提供專業(yè)資本服務(wù)锐极。核心團隊在硬科技領(lǐng)域擁有豐富的投融資經(jīng)驗笙僚。先后投資及服務(wù)的項目包括翱捷科技、臻驅(qū)科技溪烤、微眾銀行味咳、微醫(yī)集團庇勃、宏晶科技檬嘀、晟矽微電子、地大信息责嚷、曼荼羅鸳兽、美林數(shù)據(jù)、事成股份罕拂、新向遠……