1棚辽、嵌入式系統(tǒng)的定義
1.1 ?定義：以應(yīng)用為中心屈藐，以計(jì)算機(jī)技術(shù)為基礎(chǔ)联逻，軟硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能锨推、可靠性换可、成本厦幅、體積确憨、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)休弃。 1.2 ?嵌入式系統(tǒng)發(fā)展的4個階段：無操作系統(tǒng)階段、簡單操作系統(tǒng)階段浆熔、實(shí)時操作系統(tǒng)階段医增、面向Internet階段。 1.3 ?知識產(chǎn)權(quán)核（IP核）：具有知識產(chǎn)權(quán)的茫多、功能具體天揖、接口規(guī)范今膊、可在多個集成電路設(shè)計(jì)中重復(fù)使用的功能模塊伞剑，是實(shí)現(xiàn)系統(tǒng)芯片（SOC）的基本構(gòu)件黎泣。 1.4??IP核模塊有行為、結(jié)構(gòu)和物理3級不同程度的設(shè)計(jì)褐着，對應(yīng)描述功能行為的不同可以分為三類：軟核含蓉、固核谴餐、硬核呆抑。2鹊碍、嵌入式系統(tǒng)的組成
包含：硬件層侈咕、中間層、系統(tǒng)軟件層和應(yīng)用軟件層 2.1??硬件層：嵌入式微處理器楼眷、存儲器罐柳、通用設(shè)備接口和I/O接口嵌入式核心模塊＝微處理器＋電源電路＋時鐘電路＋存儲器?
Cache：位于主存和嵌入式微處理器內(nèi)核之間张吉，存放的是最近一段時間微處理器使用最多的程序代碼和數(shù)據(jù)。它的主要目標(biāo)是減小存儲器給微處理器內(nèi)核造成的存儲器訪問瓶頸勺择，使處理速度更快省核。
2.2??中間層（也稱為硬件抽象層HAL或者板級支持包BSP）
2.3 ?系統(tǒng)軟件層：由RTOS泌霍、文件系統(tǒng)、GUI蟹地、網(wǎng)絡(luò)系統(tǒng)及通用組件模塊組成怪与。它將系統(tǒng)上層軟件和底層硬件分離開來气忠，使系統(tǒng)上層軟件開發(fā)人員無需關(guān)系底層硬件的具體情況笔刹，根據(jù)BSP層提供的接口開發(fā)即可冬耿。?
BSP有兩個特點(diǎn)：硬件相關(guān)性和操作系統(tǒng)相關(guān)性亦镶。?
設(shè)計(jì)一個完整的BSP需要完成兩部分工作：?
A缤骨、?嵌入式系統(tǒng)的硬件初始化和BSP功能尺借。?
片級初始化：純硬件的初始化過程燎斩，把嵌入式微處理器從上電的默認(rèn)狀態(tài)逐步設(shè)置成系統(tǒng)所要求的工作狀態(tài)栅表。
板級初始化：包含軟硬件兩部分在內(nèi)的初始化過程怪瓶，為隨后的系統(tǒng)初始化和應(yīng)用程序建立硬件和軟件的運(yùn)行環(huán)境。
系統(tǒng)級初始化：以軟件為主的初始化過程找岖，進(jìn)行操作系統(tǒng)的初始化宣增。?
B爹脾、?設(shè)計(jì)硬件相關(guān)的設(shè)備驅(qū)動灵妨。
2.4 ?應(yīng)用軟件：由基于實(shí)時系統(tǒng)開發(fā)的應(yīng)用程序組成耘斩。RTOS是嵌入式應(yīng)用軟件的基礎(chǔ)和開發(fā)平臺分别。
3桅咆、實(shí)時系統(tǒng)
3.1 ?定義：能在指定或確定的時間內(nèi)完成系統(tǒng)功能和對外部或內(nèi)部岩饼、同步或異步時間做出響應(yīng)的系統(tǒng)忌愚。 3.2 ?區(qū)別：通用系統(tǒng)一般追求的是系統(tǒng)的平均響應(yīng)時間和用戶的使用方便硕糊；而實(shí)時系統(tǒng)主要考慮的是在最壞情況下的系統(tǒng)行為。 3.3 ?特點(diǎn)：時間約束性撬腾、可預(yù)測性民傻、可靠性场斑、與外部環(huán)境的交互性漏隐。 3.4 ?硬實(shí)時（強(qiáng)實(shí)時）：指應(yīng)用的時間需求應(yīng)能夠得到完全滿足青责，否則就造成重大安全事故，甚至造成重大的生命財產(chǎn)損失和生態(tài)破壞扁耐，如：航天婉称、軍事酿矢。 3.5? 軟實(shí)時（弱實(shí)時）：指某些應(yīng)用雖然提出了時間的要求，但實(shí)時任務(wù)偶爾違反這種需求對系統(tǒng)運(yùn)行及環(huán)境不會造成嚴(yán)重影響铐姚，如：監(jiān)控系統(tǒng)、實(shí)時信息采集系統(tǒng)肛捍。 3.6 ?任務(wù)的約束包括：時間約束隐绵、資源約束、執(zhí)行順序約束和性能約束拙毫。4依许、實(shí)時系統(tǒng)的調(diào)度
4.1 ?調(diào)度：給定一組實(shí)時任務(wù)和系統(tǒng)資源，確定每個任務(wù)何時何地執(zhí)行的整個過程缀蹄。 4.2 ?搶占式調(diào)度：通常是優(yōu)先級驅(qū)動的調(diào)度峭跳，如uCOS。優(yōu)點(diǎn)是實(shí)時性好蛀醉、反應(yīng)快悬襟，調(diào)度算法相對簡單，可以保證高優(yōu)先級任務(wù)的時間約束拯刁；缺點(diǎn)是上下文切換多脊岳。 4.3 ?非搶占式調(diào)度：通常是按時間片分配的調(diào)度，不允許任務(wù)在執(zhí)行期間被中斷垛玻，任務(wù)一旦占用處理器就必須執(zhí)行完畢或自愿放棄割捅，如WinCE。 優(yōu)點(diǎn)是上下文切換少帚桩；缺點(diǎn)是處理器有效資源利用率低棺牧，可調(diào)度性不好。 4.4 ?靜態(tài)表驅(qū)動策略：系統(tǒng)在運(yùn)行前根據(jù)各任務(wù)的時間約束及關(guān)聯(lián)關(guān)系朗儒，采用某種搜索策略生成一張運(yùn)行時刻表颊乘，指明各任務(wù)的起始運(yùn)行時刻及運(yùn)行時間。 4.5 ?優(yōu)先級驅(qū)動策略：按照任務(wù)優(yōu)先級的高低確定任務(wù)的執(zhí)行順序醉锄。 4.6 ?實(shí)時任務(wù)分類：周期任務(wù)乏悄、偶發(fā)任務(wù)、非周期任務(wù)恳不。 4.7 ?實(shí)時系統(tǒng)的通用結(jié)構(gòu)模型：數(shù)據(jù)采集任務(wù)實(shí)現(xiàn)傳感器數(shù)據(jù)的采集檩小，數(shù)據(jù)處理任務(wù)處理采集的數(shù)據(jù)、并將加工后的數(shù)據(jù)送到執(zhí)行機(jī)構(gòu)管理任務(wù)控制機(jī)構(gòu)執(zhí)行烟勋。5规求、嵌入式微處理器體系結(jié)構(gòu)
5.1? 馮諾依曼結(jié)構(gòu)5.2? 哈佛結(jié)構(gòu)程序和數(shù)據(jù)共用一個存儲空間，程序指令存儲地址和數(shù)據(jù)存儲地址指向同一個存儲器的不同物理位置卵惦，采用單一的地址及數(shù)據(jù)總線阻肿，程序和數(shù)據(jù)的寬度相同。例如：8086沮尿、ARM7丛塌、MIPS…
5.3? CISC與RISC的特點(diǎn)比較程序和數(shù)據(jù)是兩個相互獨(dú)立的存儲器，每個存儲器獨(dú)立編址畜疾、獨(dú)立訪問赴邻，是一種將程序存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)。例如：AVR啡捶、ARM9姥敛、ARM10…
5.4? 流水線的思想計(jì)算機(jī)執(zhí)行程序所需要的時間P可以用下面公式計(jì)算：
P=I×CPI×T?
I：高級語言程序編譯后在機(jī)器上運(yùn)行的指令數(shù)。?
CPI：為執(zhí)行每條指令所需要的平均周期數(shù)瞎暑。
T：每個機(jī)器周期的時間彤敛。
5.5? 流水線的指標(biāo)在CPU中把一條指令的串行執(zhí)行過程變?yōu)槿舾芍噶畹淖舆^程在CPU中重疊執(zhí)行忿偷。
5.6? 信息存儲的字節(jié)順序吞吐率：單位時間里流水線處理機(jī)流出的結(jié)果數(shù)。如果流水線的子過程所用時間不一樣長臊泌，則吞吐率應(yīng)為最長子過程的倒數(shù)鲤桥。?
建立時間：流水線開始工作到達(dá)最大吞吐率的時間。若m個子過程所用時間一樣渠概，均為t茶凳，則建立時間T＝mt。
A播揪、存儲器單位：字節(jié)（8位）
B贮喧、字長決定了微處理器的尋址能力，即虛擬地址空間的大小猪狈。
C箱沦、32位微處理器的虛擬地址空間位232，即4GB雇庙。?
D谓形、小端字節(jié)順序：低字節(jié)在內(nèi)存低地址處，高字節(jié)在內(nèi)存高地址處疆前。
E寒跳、大端字節(jié)順序：高字節(jié)在內(nèi)存低地址處，低字節(jié)在內(nèi)存高地址處竹椒。?
F童太、網(wǎng)絡(luò)設(shè)備的存儲順序問題取決于OSI模型底層中的數(shù)據(jù)鏈路層。
6胸完、邏輯電路基礎(chǔ)
6.1 ?根據(jù)電路是否具有存儲功能书释，將邏輯電路劃分為：組合邏輯電路和時序邏輯電路。 6.2? 組合邏輯電路6.3? 時序邏輯電路電路在任一時刻的輸出赊窥，僅取決于該時刻的輸入信號爆惧，而與輸入信號作用前電路的狀態(tài)無關(guān)。常用的邏輯電路有譯碼器和多路選擇器等誓琼。
6.4 ?真值表、布爾代數(shù)窃页、摩根定律跺株、門電路的概念复濒。 6.5 ?NOR（或非）和NAND（與非）的門電路稱為全能門電路，可以實(shí)現(xiàn)任何一種邏輯函數(shù)乒省。 6.6 ?譯碼器：多輸入多輸出的組合邏輯網(wǎng)絡(luò)巧颈。電路任一時刻的輸出不僅與該時刻的輸入有關(guān)检激，而且還與該時刻電路的狀態(tài)有關(guān)肴捉。因此腹侣，時序電路中必須包含記憶元件。觸發(fā)器是構(gòu)成時序邏輯電路的基礎(chǔ)齿穗。常用的時序邏輯電路有寄存器和計(jì)數(shù)器等傲隶。
6.7 ?由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大惨篱，采用集成門電路直接驅(qū)動LED時盏筐，較多采用低電平驅(qū)動方式。液晶七段字符顯示器LCD利用液晶有外加電場和無外加電場時不同的光學(xué)特性來顯示字符砸讳。 6.8 ?時鐘信號是時序邏輯的基礎(chǔ)琢融，它用于決定邏輯單元中的狀態(tài)合適更新。同步是時鐘控制系統(tǒng)中的主要制約條件簿寂。 6.9 ?在選用觸發(fā)器的時候吏奸，觸發(fā)方式是必須考慮的因素。觸發(fā)方式有兩種：每輸入一個n位的二進(jìn)制代碼，在m個輸出端中最多有一個有效袖扛。?
當(dāng)m＝2n時砸泛，為全譯碼；當(dāng)m<2n時蛆封，為部分譯碼唇礁。
電平觸發(fā)方式：具有結(jié)構(gòu)簡單的有點(diǎn)陶耍，常用來組成暫存器奋蔚。?
邊沿觸發(fā)方式：具有很強(qiáng)的抗數(shù)據(jù)端干擾能力，常用來組成寄存器烈钞、計(jì)數(shù)器等泊碑。
7、總線電路及信號驅(qū)動
7.1 ?總線是各種信號線的集合毯欣，是嵌入式系統(tǒng)中各部件之間傳送數(shù)據(jù)馒过、地址和控制信息的公共通路。 在同一時刻酗钞，每條通路線路上能夠傳輸一位二進(jìn)制信號腹忽。 按照總線所傳送的信息類型，可以分為：數(shù)據(jù)總線（DB）砚作、地址總線（AB）和控制總線（CB）窘奏。 7.2 ?總線的主要參數(shù)： 總線帶寬：一定時間內(nèi)總線上可以傳送的數(shù)據(jù)量，一般用MByte/s表示葫录。 總線寬度：總線能同時傳送的數(shù)據(jù)位數(shù)（bit）着裹，即人們常說的32位、64位等總線寬度的概念米同，也叫總線位寬骇扇∷じ停總線的位寬越寬，總線每秒數(shù)據(jù)傳輸率越大少孝，也就是總線帶寬越寬继低。 總線頻率：工作時鐘頻率以MHz為單位，工作頻率越高稍走，則總線工作速度越快郁季，也即總線帶寬越寬。 總線帶寬 ＝ 總線位寬×總線頻率/8钱磅， 單位是MBps梦裂。 常用總線：ISA總線、PCI總線盖淡、IIC總線年柠、SPI總線、PC104總線和CAN總線等褪迟。 7.3 ?只有具有三態(tài)輸出的設(shè)備才能夠連接到數(shù)據(jù)總線上冗恨，常用的三態(tài)門為輸出緩沖器。 7.4? 當(dāng)總線上所接的負(fù)載超過總線的負(fù)載能力時味赃，必須在總線和負(fù)載之間加接緩沖器或驅(qū)動器掀抹，最常用的是三態(tài)緩沖器，其作用是驅(qū)動和隔離心俗。 7.5 ?采用總線復(fù)用技術(shù)可以實(shí)現(xiàn)數(shù)據(jù)總線和地址總線的共用傲武。但會帶來兩個問題：7.6 ?兩類總線通信協(xié)議：同步方式疟位、異步方式。 7.7 ?對總線仲裁問題的解決是以優(yōu)先級（優(yōu)先權(quán)）的概念為基礎(chǔ)喘垂。A、需要增加外部電路對總線信號進(jìn)行復(fù)用解耦城榛，例如：地址鎖存器揪利。
B、總線速度相對非復(fù)用總線系統(tǒng)低狠持。
8甜刻、電平轉(zhuǎn)換電路
8.1 ?數(shù)字集成電路可以分為兩大類：雙極型集成電路（TTL）、金屬氧化物半導(dǎo)體（MOS）正勒。 8.2 ?CMOS電路由于其靜態(tài)功耗極低得院，工作速度較高，抗干擾能力較強(qiáng)昭齐，被廣泛使用尿招。 8.3 ?解決TTL與CMOS電路接口困難的辦法是在TTL電路輸出端與電源之間接一上拉電阻R，上拉電阻R的取值由TTL的高電平輸出漏電流IOH來決定阱驾，不同系列的TTL應(yīng)選用不同的R值就谜。9、嵌入式系統(tǒng)中信息表示于運(yùn)算基礎(chǔ)
9.1 ?進(jìn)位計(jì)數(shù)制與轉(zhuǎn)換：這樣比較簡單里覆，也應(yīng)該掌握怎么樣進(jìn)行換算丧荐，有出題的可能。 9.2 ?計(jì)算機(jī)中數(shù)的表示：源碼喧枷、反碼與補(bǔ)碼虹统。 正數(shù)的反碼與源碼相同，負(fù)數(shù)的反碼為該數(shù)的源碼除符號位外按位取反隧甚。 正數(shù)的補(bǔ)碼與源碼相同车荔，負(fù)數(shù)的補(bǔ)碼為該數(shù)的反碼加一。 例如－98的源碼：11100010B 反碼：10011101B 補(bǔ)碼：10011110B 9.3 ?定點(diǎn)表示法：數(shù)的小數(shù)點(diǎn)的位置人為約定固定不變戚扳。 浮點(diǎn)表示法：數(shù)的小數(shù)點(diǎn)位置是浮動的忧便，它由尾數(shù)部分和階數(shù)部分組成开缎。 任意一個二進(jìn)制N總可以寫成：N=2P×S寞蚌。S為尾數(shù)，P為階數(shù)葬馋。 9.4 ?漢字表示法：搞清楚GB2318-80中國標(biāo)碼和機(jī)內(nèi)碼的變換砍艾。 9.5? 語音編碼中波形量化參數(shù)（可能會出簡單的計(jì)算題目） 采樣頻率：一秒內(nèi)采樣的次數(shù)蒂教，反映了采樣點(diǎn)之間的間隔大小。 人耳的聽覺上限是20kHz脆荷，因此40kHz以上的采樣頻率足以使人滿意凝垛。 CD唱片采用的采樣頻率是44.1kHz。測量精度：樣本的量化等級蜓谋，目前標(biāo)準(zhǔn)采樣量級有8位和16位兩種苔严。?
聲道數(shù)：單聲道和立體聲雙道。立體聲需要兩倍的存儲空間孤澎。
10届氢、差錯控制編碼
10.1 ?根據(jù)碼組的功能，可以分為檢錯碼和糾錯碼兩類覆旭。檢錯碼是指能自動發(fā)現(xiàn)差錯的碼退子，例如奇偶檢驗(yàn)碼； 糾錯碼是指不僅能發(fā)現(xiàn)差錯而且能自動糾正差錯的碼型将，例如循環(huán)冗余校驗(yàn)碼寂祥。 10.2 ?奇偶檢驗(yàn)碼、海明碼七兜、循環(huán)冗余校驗(yàn)碼（CRC）丸凭。11、嵌入式系統(tǒng)的度量項(xiàng)目
11.1 ?性能指標(biāo)：分為部件性能指標(biāo)和綜合性能指標(biāo)，主要包括：吞吐率惜犀、實(shí)時性和各種利用率铛碑。 11.2 ?可靠性與安全性：可靠性是嵌入式系統(tǒng)最重要、最突出的基本要求虽界，是一個嵌入式系統(tǒng)能正常工作的保證汽烦，一般用平均故障間隔時間MTBF來度量。 11.3 ?可維護(hù)性：一般用平均修復(fù)時間MTTR表示莉御。 可用性撇吞、功耗、環(huán)境適應(yīng)性礁叔、通用性牍颈、安全性、保密性琅关、可擴(kuò)展性性價比中的價格煮岁，除了直接購買嵌入式系統(tǒng)的價格外，還應(yīng)包含安裝費(fèi)用死姚、若干年的運(yùn)行維修費(fèi)用和軟件租用費(fèi)人乓。
12、嵌入式系統(tǒng)的評價方法：測量法和模型法
12.1 ?測量法是最直接最基本的方法都毒，需要解決兩個問題：12.2 ?測量的方式有兩種：采樣方式和事件跟蹤方式瀑焦。 12.3 ?模型法分為分析模型法和模擬模型法腌且。分析模型法是用一些數(shù)學(xué)方程去刻畫系統(tǒng)的模型，而模擬模型法是用模擬程序的運(yùn)行去動態(tài)表達(dá)嵌入式系統(tǒng)的狀態(tài)榛瓮，而進(jìn)行系統(tǒng)統(tǒng)計(jì)分析铺董，得出性能指標(biāo)。 12.4 ?分析模型法中使用最多的是排隊(duì)模型禀晓，它包括三個部分：輸入流精续、排隊(duì)規(guī)則和服務(wù)機(jī)構(gòu)。 12.5 ?使用模型對系統(tǒng)進(jìn)行評價需要解決3個問題：設(shè)計(jì)模型粹懒、解模型重付、校準(zhǔn)和證實(shí)模型。A色罚、根據(jù)研究的目的，確定要測量的系統(tǒng)參數(shù)账劲。?
B戳护、選擇測量的工具和方式。
免責(zé)聲明：整理文章為傳播相關(guān)技術(shù)凫乖，版權(quán)歸原作者所有确垫，如有侵權(quán)弓颈，請聯(lián)系刪除。
