在8086系統(tǒng)中衙荐，什么是邏輯地址和物理地址？他們之間關(guān)系是什么?
- 邏輯地址是 16 位的树肃，允許在程序中編排的地址瀑罗，邏輯地址中的段地址分別儲存在 4 個段寄存器 CS斩祭、SS、DS摧玫、ES绑青，依次對應(yīng)內(nèi)存中代碼段闸婴、堆棧段邪乍、數(shù)據(jù)段和附加段中的首單元地址对竣。
- 物理地址是 20 位的，是信息存放在內(nèi)存中的實際地址吕晌。物理地址是由邏輯地址的段地址左移 4 位加上偏移地址計算得到的临燃，在 CPU 的地址加法器中實現(xiàn)。唯一的物理地址對應(yīng)多個邏輯地址谬俄。
- DS 對應(yīng)的段內(nèi)偏移地址可能在 BX溃论、BP痘昌、SI 或 DI 寄存器中，CS 對應(yīng)的段內(nèi)偏移地址在 IP 寄存器中辆苔，SS 對應(yīng)的段內(nèi)偏移地址在 SP 寄存器中，ES 對應(yīng)的段內(nèi)偏移地址可能在 BX菲驴、BP骑冗、SI 或 DI 寄存器中。
同步傳輸和異步傳輸?shù)奶攸c各是什么?
- 同步要求收發(fā)雙方的時鐘是統(tǒng)一的巧涧；異步不要求收發(fā)雙方時鐘統(tǒng)一遥倦。
- 異步面向字符傳輸，字符之間的時間間隔可以是任意的消略，但必須給每一個字符加上開始位和停止位，以便接收端能夠正確接受每個字符疑俭；同步面向比特傳輸钞艇，傳輸時不允許有間隙，必須在傳送的多個比特所組成信息幀的開始加上同步字符豪硅。
- 異步對時序的要求較低哩照，同步須通過特定的時鐘線路協(xié)調(diào)時序。
- 異步傳輸通信設(shè)備簡單懒浮、便宜飘弧，但比同步傳輸效率低。
什么是中斷源砚著？識別中斷源有哪些方法?
- 引起中斷的原因或發(fā)出中斷中請的來源次伶，稱為中斷源。
- 識別方法：
??① 每個中斷源都有一條中斷請求信號線稽穆，且固定一個中斷服務(wù)程序的入口地址冠王， CPU 一旦檢測到某條信號線有中斷中請，就進入相應(yīng)的中斷服務(wù)程序舌镶。
??② 向量中斷柱彻，使用向量中斷系統(tǒng)的中斷源，除了能輸出中斷請求信號外餐胀，還能在 CPU 響應(yīng)了它的中斷請求后輸出一個中斷向量哟楷，CPU 根據(jù)這個中斷向量能夠獲得該中斷源程序的入口地址，從而為其服務(wù)惩阶。
簡述微機工作過程。
- 微機的工作過程就是執(zhí)行程序的過程脐嫂，而程序由指令序列組成账千。執(zhí)行程序的過程鞭衩，就是執(zhí)行指令序列的過程。執(zhí)行每一條指令坯台，都包括取指令與執(zhí)行指令兩個基本階段。
- 因此微機的工作過程咪啡，也就是不斷地取指令和執(zhí)行指令的過程。
??① 在取指階段愁溜，CPU 從內(nèi)存中讀出指令代承，送至指令寄存器 IR掖棉，然后由指令譯碼器譯碼，控制器發(fā)出相應(yīng)的控制信號帕棉，CPU 便知道該條指令要執(zhí)行什么操作慰枕。
??② 在執(zhí)指階段，CPU 執(zhí)行指令所規(guī)定的具體操作蜂厅。當一條指令執(zhí)行完畢后，就轉(zhuǎn)入了下一條指令的取指階段术奖，周而復(fù)始地循環(huán)采记，一直進行到程序結(jié)束。
8086如何響應(yīng)一個外部的INTR中斷請求既棺？
在 INTR 中斷請求響應(yīng)條件滿足的情況下：
- 8086 在連續(xù)的兩個總線周期中發(fā)出INTA中斷請求響應(yīng)信號。
- 在第二個 INTA信號期間，中斷源經(jīng)數(shù)據(jù)總線向 8086 發(fā)出一字節(jié)的中斷類型碼佩番，8086 收到中斷類型碼后放入暫存器趟畏。
- 8086 保護現(xiàn)場：標志寄存器入棧，清除 IF哗咆、TF 標志位，斷點 CS年碘、IP 值入棧。
- 8086 將中斷類型碼乘 4 后得到中斷向量表的入口地址涤久，從此地址開始的 4 個單元中讀出中斷服務(wù)程序的入口地址（CS: IP）细疚。
馮·諾伊曼計算機的基本設(shè)計思想是什么然遏？
- 采用二進制待侵，機器用二進制表示數(shù)據(jù)和指令。
- 存儲程序凫碌，將程序和數(shù)據(jù)存放在存儲器中瞄摊。
- 程序控制楔壤，計算機在工作時從存儲器取出指令加以執(zhí)行，自動完成計算任務(wù)隙畜。
- 指令的執(zhí)行是順序的，即一般按照指令在存儲器中存放的順序執(zhí)行言询。
- 計算機由存儲器蛋哭、運算器、控制器彤钟、輸入設(shè)備和輸出設(shè)備五大基本部件組成云挟。
簡述8086內(nèi)部中斷的種類及特點。
- 內(nèi)部中斷又稱軟件中斷赂弓，是通過軟件調(diào)用的不可屏蔽中斷，包括溢出中斷哪轿、除法出錯中斷盈魁、單步中斷褐奴、INT n 指令中斷及單字節(jié) INT3 指令中斷敦冬。
- 中斷類型碼或者包含在指令中萌庆，或者是預(yù)先規(guī)定的巍虫。
- 不執(zhí)行 INTA 總線周期。
- 除單步中斷外负芋，任何內(nèi)部中斷都無法禁止绍绘。
- 除單步中斷外奶镶，任何內(nèi)部中斷的優(yōu)先級都比任何外部中斷的高。
I/O接口電路采用統(tǒng)一編址和獨立編址時對微處理器有無特殊要求陪拘？
- I/O 接口電路采用統(tǒng)一編址時對微處理器無特殊要求厂镇，只需將 I/O 接口電路當作存儲對于一樣對待即可。
- 而獨立編址時則對微處理器有特殊要求左刽，需要 CPU 的指令系統(tǒng)中包含有訪內(nèi)存指令和訪外設(shè)指令以及專門的訪內(nèi)存的操作和訪外設(shè)操作的控制邏輯捺信。
8086處理器的輸入控制信號RESET、READY欠痴、HOLD的含義各是什么迄靠？當它們有效時，8086CPU將做出何種反應(yīng)喇辽？
- RESET:復(fù)位輸入信號掌挚，高電平有效。該引腳有效時菩咨，將迫使 8086 處理器回到其初始狀態(tài);轉(zhuǎn)為 無效時吠式，CPU 重新開始工作。
- READY:準備好信號抽米，高電平有效的輸入信號特占，表示存儲器或 I/O 端口準備好。處理器的運行速度遠遠快 于存儲器和 I/O 端口缨硝，當處理器檢測到 READY=0 時摩钙，存儲器或 I/O 端口不能按基本的總線周期進行數(shù)據(jù)交換時，需要插入一個等待狀態(tài) Tw查辩，當處理器檢測到READY=1 時胖笛，可以進行數(shù)據(jù)交換時。
- HOLD:總線請求宜岛，是一個高電平有效的輸入信號长踊。該引腳有效時，表示其它總線主控設(shè)備向處理器申請 使用原來由處理器控制的總線萍倡。
