SATA3.0 Host Controller IP
SATA3.0 Host IP不僅實(shí)現(xiàn)了SATA協(xié)議的PHY（物理層）盖喷、Link（鏈路層）和TRN（傳輸層）爆办，并且實(shí)現(xiàn)了CMD（命令層）和APP（應(yīng)用層），支持1.5课梳、3和6Gbps傳輸速率距辆，和SATA規(guī)范完全兼容余佃。
SATA3.0 Host IP給用戶使用SATA存儲設(shè)備提供一種高效且易于使用的接口。無需用戶干預(yù)跨算，SATA3.0 Host IP自動(dòng)完成連接爆土、診斷、識別以及初始化SATA存儲設(shè)備诸蚕，輸出SATA設(shè)備的Identify Data Structure步势。SATA3.0 Host IP內(nèi)置SGDMA控制器，用戶不但可以通過IO接口訪問SATA存儲設(shè)備挫望，還可以使用DMA接口高效讀寫SATA存儲設(shè)備立润。
SATA3.0 Host IP不局限連接SATA存儲設(shè)備的個(gè)數(shù)狂窑，即連接SATA存儲設(shè)備的數(shù)量是可編程的媳板。
內(nèi)核特性：
與SATA 1.5Gbps、3.0Gbps以及6.0Gbps業(yè)界規(guī)范完全兼容
AXI-Lite或應(yīng)用寄存器（ARI）接口泉哈，同時(shí)支持IO（包括PIO和Trim）和SGDMA操作
IO數(shù)據(jù)接口采用RAM設(shè)計(jì)蛉幸，DMA數(shù)據(jù)接口采用AXI-Stream或FIFO設(shè)計(jì)
支持SerDes接口，并且SerDes接口個(gè)數(shù)可編程（即可連接的SATA存儲設(shè)備的數(shù)量是可編程的丛晦，數(shù)量取決于FPGA的GT個(gè)數(shù)）
支持SATA存儲設(shè)備帶電熱插拔
支持Xilinx器件：Spartan-6奕纫，Virtex-5，Virtex-6烫沙，Artix-7匹层，Kintex-7，Virtex-7锌蓄，Kintex Ultrascale升筏，Kintex Ultrascale+，Virtex Ultrascale瘸爽，Virtex Ultrascale+
易于集成的同步您访、可綜合Verilog設(shè)計(jì)
通過完全驗(yàn)證的SATA3.0 IP
對外接口：
AXI-Lite或應(yīng)用寄存器（ARI）接口
AXI-Stream或FIFO流式數(shù)據(jù)總線
RAM塊式數(shù)據(jù)總線
SGDMA寫入示例：
性能指標(biāo)：
SATA 3.0 Core：連續(xù)寫入速度大于530MB/s，連續(xù)讀取速度大于550MB/s
SATA 2.0 Core：連續(xù)寫入速度大于240MB/s剪决，連續(xù)讀取速度大于250MB/s s
1通道（連接1個(gè)SATA存儲設(shè)備）SATA3.0 IP資源使用（XC7K325為例）：
- LUTs：3850灵汪，F(xiàn)Fs：4630，BRAM：16柑潦，GT：1
4通道（連接4個(gè)SATA存儲設(shè)備）SATA3.0 IP資源使用（XC7K325為例）：
- LUTs：15363享言，F(xiàn)Fs：18468，BRAM：64渗鬼，GT：4
8通道（連接8個(gè)SATA存儲設(shè)備）SATA3.0 IP資源使用（XC7K325為例）：
- LUTs：30763览露，F(xiàn)Fs：37011，BRAM：128乍钻，GT：8
SATA3.0 Host IP Block Diagram
