實驗報告來自電子科技大學中山學院 _ 數(shù)字邏輯電路設計課程
1.實驗目的與要求
通過實驗，掌握移位寄存器74198的功能和其應用灾挨。
2.實驗設備
?硬件：PC機 一臺
數(shù)字電路實驗教學平臺 一臺
?軟件：Quartus II集成開發(fā)環(huán)境
3.實驗內容
(1) 利用74198實現(xiàn)串/并和并/串數(shù)據(jù)并通過LED燈顯示結果亿乳；
(2) 利用74198實現(xiàn)序列檢測器萍膛；
(3) 利用74198實現(xiàn)移位計數(shù)器砚哆；
4.實驗預習要求
仔細閱讀課本第三章第四節(jié)的移位寄存器本股，了解移位寄存器的一般結構惊来，看懂74198的功能表丽涩，弄懂74198的使用方法。
5.實驗原理
(1) 輸入數(shù)據(jù)為串行而輸出數(shù)據(jù)為并行裁蚁，稱為串/并轉換矢渊，反之則稱為并/串轉換。實現(xiàn)串/并轉換的參考電路如圖6.1所示枉证。在第一個CLK脈沖到來時將01111111置入QAQG中矮男，同時將串行輸入數(shù)據(jù)data的最低位移入到D觸發(fā)器。并行置數(shù)后刽严，QH=1昂灵，S1S0=01，使74198改為右移方式舞萄，在接下來的第28個CLK脈沖到來時處于移位狀態(tài)眨补。在第8個CLK脈沖作用后，data的前面7位已經(jīng)移入74198的QA~QG中倒脓，data的第8位移入到D觸發(fā)器中撑螺，原來置入74198 QA中的0移到QH，8位串行數(shù)據(jù)已經(jīng)變換為并行數(shù)據(jù)崎弃，此時甘晤，S1S0=11含潘，74198又回到置數(shù)方式，在下一個CLK脈沖以來時再一次置數(shù)线婚，開始新一輪串/并變換遏弱。參考邏輯圖中并行輸出信號QA~QG接到LED燈觀察結果，data為串行輸入數(shù)據(jù)塞弊。為了便于觀察結果漱逸，74198的CLK脈沖信號建議接1HZ或更小的頻率信號(利用74161或者8count將系統(tǒng)時鐘49.152MHz分頻)，串行輸入數(shù)據(jù)data建議接一路撥碼開關游沿。
(2) 用74198可以構成計數(shù)器稱為移位型計數(shù)器饰抒，下圖6.2是八進制扭環(huán)形計數(shù)器的參考邏輯圖。S1S0=01诀黍，當QD輸出取反后反饋到首級數(shù)據(jù)輸入端SRSI袋坑，就構成了8進制計數(shù)器。QA~QD接到LED燈上眯勾，觀察結果枣宫。為便于觀察，CLK脈沖輸入端建議接到1s以上的時間信號上咒精。
在數(shù)字電路實驗教學平臺各個LED管對應的FPGA控制管腳如表1.1所示：
表1.1 各LED管對應的FPGA控制管腳
| DISP_CS | LED0 | LED1 | LED2 | LED3 | LED4 | LED5 | LED6 | LED7 | Buzz（vcc） |
|---|---|---|---|---|---|---|---|---|---|
| 162 | 163 | 164 | 165 | 168 | 169 | 170 | 171 | 173 | 176 |
撥碼開關對應的FPGA控制管腳表1.2所示：
表1.2 撥碼開關對應控制管腳
| SW1 | SW2 | SW3 | SW4 | SW5 | SW6 | SW7 | SW8 |
|---|---|---|---|---|---|---|---|
| 188 | 191 | 129 | 130 | 131 | 132 | 24 | 23 |
按鍵和蜂鳴器對應的FPGA控制管腳表1.3所示：
表1.3 按鍵和蜂鳴器對應控制管腳
| KEY1 | KEY2 | KEY3 | KEY4 | BUZZ |
|---|---|---|---|---|
| 185 | 181 | 179 | 175 | 176 |
基礎實驗
1.請設計74198的驗證電路镶柱，驗證74198的5個工作模式：異步清零、數(shù)據(jù)保持模叙、同步右移歇拆、同步左移、同步置數(shù)功能范咨。
答：邏輯電路設計如圖1-1故觅。
電路分析：
當SW7(/CLRN)為0時，實現(xiàn)異步清零渠啊，LED0~7全為0输吏，燈全亮；
當SW7(/CLRN)為1替蛉，SW5贯溅、6(S0、S1)為11時躲查，實現(xiàn)同步置數(shù)它浅，AH的值打到LED07上，由圖可知此時只有LED0亮镣煮；
當SW7(/CLRN)為1姐霍，SW5、6(S0、S1)為10時镊折，輸入的數(shù)據(jù)實現(xiàn)左移胯府，而如果此時SW0為0，則可以看到LED0~7依次亮起恨胚，最后全亮骂因；
當SW7(/CLRN)為1，SW5与纽、6(S0侣签、S1)為01時，輸入的數(shù)據(jù)實現(xiàn)右移急迂，而如果此時SW0為0，則可以看到LED7~0依次亮起蹦肴，最后全亮僚碎；
而當上述左移或者右移，LED燈依次亮起的過程中阴幌，迅速把SW5勺阐、6(S0、S1)清為00時矛双，可以看到8個LED燈保持不動渊抽，實現(xiàn)了數(shù)據(jù)保持。
2.給出74198實現(xiàn)串/并轉換電路议忽，并通過LED燈顯示結果的邏輯圖并分析其原理懒闷。
答：邏輯電路設計如圖2-1所示。
實驗現(xiàn)象：當data為1栈幸，按下按鍵抬起時愤估， LED燈從0~7方向，一次只亮一個速址，當輪到LED7亮時再按一次則回到LED0亮玩焰。
電路分析：通過D觸發(fā)器和8count分頻后的時鐘脈沖為按鍵進行消抖，為數(shù)據(jù)端和74198提供CP脈沖芍锚。初始的瞬間昔园，LED07端都為0，此時LED7端經(jīng)過非門使能S1并炮，使74198同步置數(shù)默刚，LED07變?yōu)?111 1111(即只有第一個燈亮)，并且S1端為0渣触，74198轉變?yōu)橥接乙茽顟B(tài)羡棵。按下按鍵，抬起時產(chǎn)生一個上升沿嗅钻，觸發(fā)了data的D觸發(fā)器皂冰，如果此時data為1店展，則LED0~7變?yōu)?011 1111(即實現(xiàn)了數(shù)據(jù)右移)，以此類推秃流，直到LED7為0時赂蕴，經(jīng)過非門使能S1，74198又同步置數(shù)舶胀，循環(huán)反復以上現(xiàn)象概说。
3.給出74198實現(xiàn)移位計數(shù)器的邏輯圖并分析其原理。
答：邏輯電路設計如圖3-1嚣伐。
電路分析：(LED0-3)0000->1000->1100->1110
->1111->0111->0011->0001->0000->…
提高實驗
1.給出74198實現(xiàn)并/串轉換電路糖赔，并通過LED燈顯示結果的邏輯圖并分析其原理。
答：邏輯電路設計如下圖所示轩端。
原理分析：
將74198的S0端置為1放典，并使用一個撥碼開關控制74198的狀態(tài)，撥碼開關為1時基茵，工作在置位狀態(tài)奋构，撥碼開關為0時，工作在左移狀態(tài)拱层。將SLSI端恒為1弥臼。當撥碼開關為0時，由圖可知根灯，當按鍵按下并抬起時径缅，產(chǎn)生一個上升沿，74198輸出數(shù)據(jù)左移箱吕。左移8次后芥驳，實現(xiàn)并轉串功能。此時將撥碼開關置為1茬高，并按下抬起按鍵兆旬，實現(xiàn)同步置數(shù)，再將撥碼開關撥為0怎栽，又可以重新發(fā)送數(shù)據(jù)丽猬。
