一薛闪、建立工程、寫代碼
- File-New-Verilog HDL File
- 模塊名、verilog文件名肾档、工程名三者保持一致
二、分配引腳
-
菜單欄圖標-Pin Planner
三辫继、綜合-映射-編譯
-
按順序雙擊
- 編譯完成后出現(xiàn)可下載到FPGA器件的配置文件
*.sof文件 下載到FPGA怒见,重啟即丟失
*.jic文件 下載到FPGA的配置芯片,每次啟動都能讀取此配置
轉(zhuǎn)換配置文件格式的方法
- Flie-Convert Programming Files
- 在Configuration device里選擇配置芯片型號(開發(fā)板上的M25P40與EPCS4兼容)
- 在Flash Loader里選擇FPGA型號
- *.sof文件一般在工程目錄output_files文件夾下