第三章 內(nèi)部存儲器
3.1 存儲器概述
3.1.1 存儲器的分類
3.1.2 存儲器的分級
3.1.3 
- 存儲時間
- 存儲周期
- 存儲器帶寬
3.2 SRAM 存儲器
3.2.1 基本的靜態(tài)存儲元陣列
任何一個SRAM，都有三組信號線與外部打交道：
1）地址線
2）數(shù)據(jù)線
3）控制線
3.2.2 基本的SRAM邏輯結(jié)構(gòu)
3.2.3 讀/寫周期波形圖
CPU對存儲器進行讀/寫操作過程：
- CPU通過地址總線送出
(
)章蚣；
- CPU發(fā)出讀操作或?qū)懖僮鞯?img class="math-inline" src="https://math.jianshu.com/math?formula=%5Cunderline%7B%E6%8E%A7%E5%88%B6%E4%BF%A1%E5%8F%B7%7D" alt="\underline{控制信號}" mathimg="1">（
）到存儲器淤井；
- 被選中的存儲單元與CPU通過
完成信息交換
