??CMOS邏輯系統(tǒng)的功耗主要與時(shí)鐘頻率f炮叶、系統(tǒng)內(nèi)各柵極的輸入電容Cin以及電源電壓VDD有關(guān)。
??動(dòng)態(tài)功耗包括開關(guān)功耗+短路功耗，其中開關(guān)功耗為：Pswitch = VDD^2 * Cload * f = 1/2 * VDD^2 * Cload * Tr。
??其中，VDD為供電電壓檐束，Cload為后級(jí)電路等效的電容負(fù)載大小，Tr為輸入信號(hào)的翻轉(zhuǎn)率束倍，也有另外一種寫法被丧，f為時(shí)鐘頻率，一個(gè)周期信號(hào)翻轉(zhuǎn)兩次绪妹，所以這里沒有 1/2甥桂。發(fā)現(xiàn)，開關(guān)功耗與電路的工作頻率成正比喂急，與負(fù)載電容成正比格嘁，與電壓的平方成正比。
??器件形體尺寸減小后廊移，電源電壓也隨之降低糕簿，從而在柵極層大大降低功耗。這種低電壓器件擁有更低的功耗和更高的運(yùn)行速度狡孔，允許系統(tǒng)時(shí)鐘頻率升高至千兆赫茲（GHz）級(jí)別懂诗。在這些高時(shí)鐘頻率下，阻抗控制苗膝、正確的總線終止和最小交叉耦合殃恒，帶來高保真度的時(shí)鐘信號(hào)。
截圖來源：https://www.ti.com.cn/cn/lit/sg/zhcc344/zhcc344.pdf
參考文章：IC常用知識(shí)4-靜態(tài)功耗和動(dòng)態(tài)功耗
參考文章：TI-電源設(shè)計(jì)經(jīng)驗(yàn)談1-50合集
