數(shù)集課終于結束了乡括，梁利平老師和王志君老師上的課悲雳。總體感覺更喜歡王老師的講課方式缀程，雖然也是在念ppt搜吧，但是節(jié)奏和內(nèi)容都很不錯，梁老師講課喜歡穿插東西杨凑，有時會跟不上滤奈，講ppt還偶爾會蒙住。
課程內(nèi)容總體來說很廣泛撩满，但是又不深入僵刮。算是加強了一下基礎，擴寬視野用吧鹦牛。
2019年12月30號上午考試搞糕，８點30到11點20。
內(nèi)容回顧如下：
一曼追、問答題
1. 組合邏輯窍仰、時序邏輯的特點
2. 異步電路的處理方法
3. 給出11000010100011110的booth編碼
4. 給出任意兩種加法器的結構和特點
5. 流水線設計的功能特點
6. CORDIC兩種模式及其功能
7. DIT DIF FFT的異同
８. 用FFT電路結構實現(xiàn)IFFT的流程
二、
9. ain是一個電平信號礼殊，每種電平會持續(xù)至少２個時鐘周期驹吮，設計檢測ain上升沿和下降沿的電路，畫出電路圖
10. 根據(jù)時序圖用Verilog實現(xiàn)APB Bus晶伦。有一個Master和兩個Slave碟狞，Slave的地址為0x00-0x7f，0x80-0xff婚陪，每個地址對應一個32位寄存器族沃。時序圖分別為Master讀和寫的時序圖
11. 一個６階FIR{a, 0, b, b, c, c}，H(z)=a+bz-2+bz-3+cz-4+cz-5。用三個乘法器實現(xiàn)FIR脆淹。
（１）畫出FIR結構圖〕？铡（２）畫出２并行FIR結構，標出每個乘法器的系數(shù)
12. 根據(jù)電路圖求電路的最大頻率
D觸發(fā)器：tsetup 0.25ns . thold 0.1ns, tctq 0.15ns
RAM:? ? ??tsetup 0.5ns . thold 0.2ns, tctq 0.4ns
乘法器0.7ns 加法器0.4ns mux 0.1ns? shift 0.2ns
(1)求理想情況下的最大頻率「悄纭（2)若有0.4ns的時鐘抖動漓糙，為使其正常工作，應該如何修改
（３）通過合理優(yōu)化后烘嘱，求其最大頻率
感覺考試考的確實很多是ppt上的東西昆禽，而且還都偏向文科。
但是同時也感覺很多題都是靠個人以前的積累來做題蝇庭，和課程本身的內(nèi)容沒有多大關系为狸。
復習過程中看了３遍ppt，因為沒有其他資料可看了遗契。辐棒。。自己的重點抓的還是不錯的牍蜂，考試只用了１個半小時就完成了
