姓名：劉保闊
學(xué)號：19021210887
【嵌牛導(dǎo)讀】
????????賽靈思公司（Xilinx）推出的行業(yè)第一個可擴(kuò)展處理平臺Zynq系列鄙皇。旨在為視頻監(jiān)視、汽車駕駛員輔助以及工廠自動化等高端嵌入式應(yīng)用提供所需的處理與計(jì)算性能水平女轿。Zynq-7000可擴(kuò)展處理平臺是采用賽靈思新一代FPGA（Artix-7與Kintex-7FPGA）所采用的同一28nm可編程技術(shù)的最新產(chǎn)品系列。可編程邏輯可由用戶配置音婶，并通過“互連”模塊連接在一起哥蔚，這樣可以提供用戶自定義的任意邏輯功能倒谷，從而擴(kuò)展處理系統(tǒng)的性能及功能。不過糙箍，與采用嵌入式處理器的FPGA不同渤愁，Zynq-7000產(chǎn)品系列的處理系統(tǒng)不僅能在開機(jī)時啟動，而且還可根據(jù)需要配置可編程邏輯深夯。采用這種方法抖格，軟件編程模式與全功能的標(biāo)準(zhǔn)ARM處理SoC毫無二致。
原文鏈接：https://blog.csdn.net/q774318039a/article/details/88075706
【嵌牛正文】
1.選擇芯片咕晋，新建工程雹拄，寫好自己的底層module。
2.Create Block Design掌呜，拉出1個zynq滓玖。
3.雙擊這個system ZYNQ，彈出配置界面质蕉，配置順序沒有要求势篡，我習(xí)慣先配置Peripheral I/O Pins损姜。
4.一般來說，要配置Ethernet殊霞，SD摧阅，UART，用SPI flash啟動就配置spi绷蹲。參照原理圖棒卷，勾好引腳。注意選擇BANK0 和BANK1的電壓祝钢。這個步驟和stm32cube 配置是一樣的比规，就是勾選PS的ARM核所屬的專用引腳。
5.本教程最終的目的是底層模塊采集數(shù)據(jù)拦英，存到axis fifo蜒什，達(dá)到一定條件后，產(chǎn)生中斷給ps疤估，ps用dma讀取fifo內(nèi)容灾常，并運(yùn)行l(wèi)wip udp傳送出去。zynq啟動是先啟動arm铃拇，再配置pl钞瀑，并輸出時鐘給pl。依次配置慷荔。
6.PS-PL Configuration雕什。general下配置uart波特率115200，HP Slave AXI interface下勾選HP0显晶，是High performance slave axi贷岸，dma通過這個通道可以將fifo數(shù)據(jù)直接寫到ddr3上。
7.Clock configuration下配置時鐘磷雇，輸入時鐘50MHz偿警，CPU 650MHz, DDR 525MHz，F(xiàn)CLK_CLK0? 150MHz輸出給PL倦春。按實(shí)際和需求設(shè)置户敬。
8.設(shè)置DDR3和PL-PS中斷落剪。
9.設(shè)置完成睁本。點(diǎn)確定退出ZYNQ配置。在原理圖界面點(diǎn)run block automation忠怖。
10.拉出來 AXI Direct Memory Access 和AXIS DATA FIFO呢堰。雙擊打開DMA， 只勾選寫通道凡泣，S2MM是說stream to memory map,就是fifo到ddr3枉疼。雙擊fifo皮假，修改下深度8192，勾選tlast,tkeep信號骂维。axis fifo的輸入是自己寫時序的惹资，tkeep根據(jù)位寬保持相應(yīng)寬度的高電平即可，tlast根據(jù)需要賦值航闺。
11.設(shè)置好后褪测，run connection automation。再右鍵自己寫的底層模塊潦刃，Add module to design block侮措，連接好時鐘，復(fù)位乖杠，信號線分扎，zynq核就生成了。
