鎖相環(huán)中論述charge-pump電路的論文不多潭枣，但是charge-pump電路確實(shí)高性能PLL的關(guān)鍵所在，尤其是小數(shù)分頻鎖相環(huán)幻捏。幾篇重要的charge-pump論文如下：
(1)1999年Woogeun Rhee 的DESIGN OF HIGH-PERFORMANCE CMOS CHARGE PUMPS IN PHASE-LOCKED LOOPS盆犁；
(2)2008年Sander L. J. Gierkink的Low-Spur, Low-Phase-Noise Clock Multiplier Based on a Combination of PLL and Recirculating DLL With Dual-Pulse Ring Oscillator and Self-Correcting Charge Pump
第一篇是經(jīng)典論文，論述了charge-pump失配對(duì)pll spurs的定量分析篡九、charge-pump類型的分析以及charge-pump電路設(shè)計(jì)的注意事項(xiàng)：
公式(4)給出了明確的優(yōu)化PLL帶內(nèi)噪聲尤其是spurs的方法谐岁，減少失配是最優(yōu)解，文章夜給出了常見(jiàn)的幾種charge-pump電路結(jié)構(gòu)：
前面兩種結(jié)構(gòu)榛臼，分別由于電流源建立非線性和開(kāi)關(guān)速度等非理想因素伊佃，其性能沒(méi)有第3個(gè)好，該結(jié)構(gòu)也是charge-pump的經(jīng)典結(jié)構(gòu)沛善，很多電路也是在該結(jié)構(gòu)的基礎(chǔ)上優(yōu)化航揉，例如將電流源設(shè)計(jì)成cascode結(jié)構(gòu)或者采用gain-boost增加輸出電阻等方式來(lái)提高sink current 和charge current的匹配，或者增加一路replica和OP來(lái)降低溝道電荷注入等因素的影響等金刁。
盡管論文中帅涂，作者推薦全差分charge-pump電路，但是一般單端的PLL都能滿足設(shè)計(jì)的spec尤蛮，就沒(méi)有必要設(shè)計(jì)既耗功耗又浪費(fèi)面積的全差分鎖相環(huán)了媳友。
第二篇論文是另外一種常用的思路，采用負(fù)反饋來(lái)解決問(wèn)題产捞。
電路的基本原理是當(dāng)Iup和Idown不匹配時(shí)醇锚，Vtune與Vdump不相等，通過(guò)增加/減少電流源處的偏置電壓的方式坯临，達(dá)到動(dòng)態(tài)匹配的效果焊唬。
例如，當(dāng)Iup>Idown時(shí)看靠，Vdump處的電壓升高求晶，即Vdump>Vsense,NMOS輸入的OP輸出節(jié)點(diǎn)電壓升高，降低PMOS電流源的電流(Iup)衷笋；同時(shí)芳杏，PMOS輸入的OP輸出節(jié)點(diǎn)電壓升高矩屁，增加NMOS電流源的電流(Idown)；當(dāng)兩者相等時(shí)爵赵，實(shí)現(xiàn)Iup和Idown的動(dòng)態(tài)平衡(匹配)吝秕。
charge-pump電路仿真要點(diǎn)：
（1）DC 輸出范圍(Vtune范圍)
（2）電流mismatching,PVT和MC仿真；空幻、
? (3)輸出電流phase noise;
兩篇論文都是該領(lǐng)域的經(jīng)典烁峭，charge-pump電流是模擬鎖相環(huán)系統(tǒng)的關(guān)鍵模塊，影響PLL帶內(nèi)噪聲秕铛，尤其是小數(shù)/參考雜散的大小约郁。數(shù)字鎖相環(huán)中該模塊被TDC替代，TDC的精度與charge-pump的電流失配一樣但两，決定了PLL的帶內(nèi)噪聲鬓梅。不過(guò)，近年來(lái)谨湘，大家又將注意力集中到了模擬鎖相環(huán)或者混合結(jié)構(gòu)的鎖相環(huán)結(jié)構(gòu)中绽快，原因是數(shù)字鎖相環(huán)的離散性不能兼顧大輸出范圍和低噪聲的要求。
