電源電路部分結構簡單，但其中有一個元件是第一次繪制糕非，出現(xiàn)了原理圖和封裝Pin沒有匹配的情況跃须，導致管腳錯誤站叼，采用飛線方式解決的問題。這個錯誤特別常見菇民，但總是難以根除的重要原因之一尽楔，是正是因為這個錯誤太過于小兒科，我們更容易自我感覺良好第练。
當然阔馋，略過一些檢查的步驟，一旦賭注成功复旬，節(jié)省的是檢查電路花費的時間和精力垦缅，同時還可以更早地進入到實際測試。然而驹碍，這樣其實會延長實際測試的時間壁涎，增大實際測試時的調試難度和工作量。出來混志秃，遲早是要還的怔球。
或許有些錯誤因為經(jīng)驗原因，很難被發(fā)現(xiàn)浮还，那么盡早進行實際測試竟坛，也不失為一種方法。但是，對于那些有較大概率發(fā)生的低級的錯誤担汤，是可以有效避免的涎跨，檢查花費的時間成本應該說也是劃算的。
此外崭歧，當我們面對修改和調試成本巨大的項目隅很，如芯片設計，就必須要有更充足的把握率碾，才能去進行實際測試叔营。否則錯誤太多，連修正和調試的可能性都沒有所宰。
那么绒尊，有沒有辦法，利用EDA工具仔粥，來很好地避免這些低級錯誤呢婴谱？理論上當然是可以，但我個人認為件炉，不具備可操作性勘究。因時間篇幅限制這里暫不展開闡述，歡迎大家提出自己的看法斟冕。
