ASIC

ASIC即專用集成電路擂仍，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路载城。 目前用CPLD（復雜可編程邏輯器件）和 FPGA（現(xiàn)場可編程邏輯陣列）來進行ASIC設(shè)計是最為流行的方式之一夸赫，它們的共性是都具有用戶現(xiàn)場可編程特性弥咪，都支持邊界掃描技術(shù)锭亏，但兩者在集成度纠吴、速度以及編程方式上具有各自的特點

CPLD(復雜可編程邏輯器件)采用CMOS EPROM、EEPROM慧瘤、快閃存儲器和SRAM等編程技術(shù)戴已，從而構(gòu)成了高密度、高速度和低功耗的可編程邏輯器件锅减。

可編程邏輯器件PLD（Programmable Logic Device）是ASIC的一個重要分支糖儡，是廠家作為一種通用性器件生產(chǎn)的半定制電路，用戶可通過對器件編程實現(xiàn)所需要的功能怔匣⌒萃妫可編程邏輯陣列PLA（Programmable Logic Array）,與20世紀70年代中期出現(xiàn)，它是由可編程的與陣列和可編程的或陣列組成劫狠。可編程陣列邏輯PAL（Programmable Array Logic）器件是1977年美國MMI公司率先推出的永部，它由于輸出結(jié)構(gòu)種類很多独泞，設(shè)計靈活，因而得到普遍使用苔埋。通用陣列邏輯器件GAL（Generic Array Logic www.husoon.com）器件是1985年LATTICE公司最先發(fā)明的可電擦除懦砂、可編程、可設(shè)置加密位的PLD组橄。具有代表性的GAL芯片有GAL16V8荞膘、GAL20，這兩種GAL幾乎能夠仿真所有類型的PAL器件玉工。實際應(yīng)用中羽资，GAL器件對PAL器件仿真具有100%的兼容性，所以GAL幾乎可以全代替PAL器件遵班，并可取代大部分SSI屠升、MSI數(shù)字集成電路潮改，因而獲得廣泛應(yīng)用。

GAL和PAL的最大差別在于GAL的輸出結(jié)構(gòu)可由用戶定義腹暖，是一種可編程的輸出結(jié)構(gòu)汇在。GAL的兩種基本型號GAL16V8（20引腳）GAL20V8（24引腳）可代替樹十種PAL器件，因而稱為痛用可編程電路脏答。而PAL的輸出是由廠家定義好的糕殉，芯片選定后就固定了，用戶無法改變殖告。

FPGA

FPGA（Field Programmable Gate Array）是在PAL阿蝶、GAL等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的丛肮，既解決了定制電路的不足赡磅，又克服了原有可編程器件門電路數(shù)有限的缺點

FPGA 器件屬于專用集成電路中的一種半定制電路，是可編程的邏輯列陣宝与，能夠有效的解決原有的器件門電路數(shù)較少的問題焚廊。FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊习劫，數(shù)字時鐘管理模塊咆瘟，嵌入式塊RAM，布線資源诽里，內(nèi)嵌專用硬核袒餐，底層內(nèi)嵌功能單元。由于FPGA具有布線資源豐富谤狡，可重復編程和集成度高灸眼，投資較低的特點，在數(shù)字電路設(shè)計領(lǐng)域得到了廣泛的應(yīng)用墓懂。FPGA的設(shè)計流程包括算法設(shè)計焰宣、代碼仿真以及設(shè)計、板機調(diào)試捕仔，設(shè)計者以及實際需求建立算法架構(gòu)匕积，利用EDA建立設(shè)計方案或HD編寫設(shè)計代碼，通過代碼仿真保證設(shè)計方案符合實際要求榜跌，最后進行板級調(diào)試闪唆，利用配置電路將相關(guān)文件下載至FPGA芯片中，驗證實際運行效果钓葫。 [2]

FPGA是在PAL悄蕾、GAL、PLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物础浮，是專用集成電路（ASIC）中集成度最高的一種笼吟。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念库物，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個部分贷帮。用戶可對FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置戚揭，以實現(xiàn)用戶的邏輯。它還具有靜態(tài)可重復編程和動態(tài)在系統(tǒng)重構(gòu)的特性撵枢，使得硬件的功能可以像軟件一樣通過編程來修改民晒。作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路，F(xiàn)PGA既解決了定制電路的不足锄禽，又克服了原有可編程器件門電路數(shù)有限的缺點潜必。可以毫不夸張的講沃但，F(xiàn)PGA能完成任何數(shù)字器件的功能磁滚，上至高性能CPU，下至簡單的74電路宵晚，都可以用FPGA來實現(xiàn)垂攘。FPGA如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法淤刃，或是硬件描述語言自由的設(shè)計一個數(shù)字系統(tǒng)晒他。通過軟件仿真，我們可以事先驗證設(shè)計的正確性逸贾。在PCB完成以后陨仅，還可以利用FPGA的在線修改能力，隨時修改設(shè)計而不必改動硬件電路铝侵。使用FPGA來開發(fā)數(shù)字電路灼伤，可以大大縮短設(shè)計時間，減少PCB面積咪鲜，提高系統(tǒng)的可靠性饺蔑。

FPGA是可編程芯片，算法燒錄更加靈活嗜诀。目前來看，深度學習算法還未完全成熟孔祸，算法還在迭代衍化過程中隆敢，若深度學習算法發(fā)生大的變化，F(xiàn)PGA是軟件定義硬件崔慧，可以靈活切換算法拂蝎，快速切入市場。

未來至少95％的機器學習計算都是用于推斷惶室，只有不到5％是用于模型訓練温自，而FPGA正是強在推斷玄货。大幅提升推斷效率的同時，還能最小限度損失精確性悼泌，這正是FPGA的強項松捉。與CPU和GPU不同，F(xiàn)PGA是一種典型的非諾依曼架構(gòu)馆里，是硬件適配軟件的模式隘世，它能夠根據(jù)系統(tǒng)資源和算法特征靈活的調(diào)整并行度，達到最優(yōu)的適配鸠踪，因此能效比高于CPU和GPU

試數(shù)據(jù)顯示丙者，在語音識別應(yīng)用下，浪潮F10A較CPU性能加速2．87倍营密，而功耗相當于CPU的15．7％械媒，性能功耗比提升18倍。傳統(tǒng)的FPGA的開發(fā)類似于芯片的開發(fā)评汰，采用硬件描述語言（HDL）開發(fā)纷捞，HDL開發(fā)帶來的問題就會像芯片設(shè)計一樣周期會比較長，從架構(gòu)設(shè)計键俱、到仿真驗證兰绣、再到最終完成，需要一年左右的開發(fā)時間编振。

或許你還是有些顧慮缀辩，即時開發(fā)效率大幅提升、開發(fā)周期大大縮短踪央，但是對于技術(shù)和團隊儲備不足的中小型AI企業(yè)來說臀玄，F(xiàn)PGA仍是“高不可攀”的AI加速部件。如果畅蹂，有一種方案能夠?qū)④浖∥蕖⑺惴ê陀布蹇ㄕ希攒浻惨惑w化的形式液斜，提供FaaS（FPGAasaService）服務(wù)

其他應(yīng)用

• 視頻分割系統(tǒng)

近年來累贤，大型的總控系統(tǒng)得到了日益廣泛的應(yīng)用，與之相關(guān)的視頻分割技術(shù)水平也在逐步提高少漆，該技術(shù)是把用多屏拼接顯示的方式來顯示一路視頻信號臼膏，在一些需要使用大屏幕顯示的場景應(yīng)用廣泛。 [2]

• 數(shù)據(jù)延遲器和存儲設(shè)計

FPGA具有可編程的延遲數(shù)字單元示损，在通信系統(tǒng)和各類電子設(shè)備中有著比較廣泛的應(yīng)用渗磅，比如同步通信系統(tǒng)，時間數(shù)值化系統(tǒng)等，主要的設(shè)計方法包括數(shù)控延遲線法始鱼，存儲器法仔掸，計數(shù)器法等，其中存儲器法主要是利用 FPGA的RAM或者FIFO實現(xiàn)的医清。 [2]

利用 FPGA 對SD卡相關(guān)數(shù)據(jù)進行讀寫可以依據(jù)具體算法的需求低FPGA芯片開展編程起暮，更加實際情況的變化實現(xiàn)讀寫操作的不斷更新。這種模式之下只需要利用原有的芯片便可以實現(xiàn)對SD卡的有效控制状勤，明顯降低了系統(tǒng)的成本鞋怀。 [2]

• 通信行業(yè)

通常情況下，通信行業(yè)綜合考慮成本以及運營等各方面的因素持搜，在終端設(shè)備數(shù)量比較多的位置密似，F(xiàn)PGA的用量比較大，基站最適合使用FPGA葫盼，基站幾乎每一塊板子都需要使用FPGA芯片残腌，而且型號比較高端，可以處理復雜的物理協(xié)議贫导，實現(xiàn)邏輯控制抛猫。同時，由于基站的邏輯鏈路層孩灯，物理層的協(xié)議部分需要定期更新闺金，也比較適合采用FPGA技術(shù)。目前峰档，F(xiàn)PGA主要在通信行業(yè)的建設(shè)初期和中期應(yīng)用败匹，后期逐步被ASIC替代。 [2]

• 其它應(yīng)用

FPGA在安防讥巡，工業(yè)等領(lǐng)域也有著比較廣泛的應(yīng)用掀亩，比如安防領(lǐng)域的視頻編碼解碼等協(xié)議在前端數(shù)據(jù)采集和邏輯控制的過程中可以利用FPGA處理。工業(yè)領(lǐng)域主要采用規(guī)模較小的FPGA欢顷，滿足靈活性的需求槽棍。另外，由于 FPGA具有比較高的可靠性抬驴，因此在軍工以及航天領(lǐng)域也有比較廣泛的應(yīng)用炼七。未來，隨著技術(shù)的不斷完善布持，相關(guān)工藝將會完成升級改造豌拙， 在諸多新型行業(yè)比如大數(shù)據(jù)等，F(xiàn)PGA將會有更為廣泛的應(yīng)用前景鳖链。伴隨5G網(wǎng)絡(luò)的建設(shè)， 初期會大量應(yīng)用FPGA，人工智能等新型的領(lǐng)域也會更多的用到FPGA芙委。 [2]

DSP

DSP是一種獨特的微處理器逞敷，有自己的完整指令系統(tǒng)，是以數(shù)字信號來處理大量信息的器件灌侣。一個數(shù)字信號處理器在一塊不大的芯片內(nèi)包括有控制單元推捐、運算單元、各種寄存器以及一定數(shù)量的存儲單元等等侧啼，在其外圍還可以連接若干存儲器牛柒， 并可以與一定數(shù)量的外部設(shè)備互相通信，有軟痊乾、硬件的全面功能皮壁，本身就是一個微型計算機。DSP采用的是哈佛設(shè)計哪审，即數(shù)據(jù)總線和地址總線分開蛾魄，使程序和數(shù)據(jù)分別存儲在兩個分開的空間，允許取指令和執(zhí)行指令完全重疊湿滓。也就是說在執(zhí)行上一條指令的同時就可取出下一條指令滴须，并進行譯碼，這大大的提高了微處理器的速度 叽奥。另外還允許在程序空間和數(shù)據(jù)空間之間進行傳輸扔水，因為增加了器件的靈活性。其工作原理是接收模擬信號朝氓，轉(zhuǎn)換為0或1的數(shù)字信號魔市，再對數(shù)字信號進行修改、刪除膀篮、強化嘹狞，并在其他系統(tǒng)芯片中把數(shù)字數(shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性誓竿，而且其實時運行速度可達每秒數(shù)以千萬條復雜指令程序磅网，遠遠超過通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片筷屡。它的強大數(shù)據(jù)處理能力和高運行速度涧偷，是最值得稱道的兩大特色。由于它運算能力很強毙死，速度很快燎潮，體 積很小，而且采用軟件編程具有高度的靈活性扼倘，因此為從事各種復雜的應(yīng)用提供了一條有效途徑

在DSP里确封，你是一個軟件設(shè)計者除呵，硬件已經(jīng)完全固化，你所要做的爪喘，就是在這個固定的硬件平臺實現(xiàn)其功能的最優(yōu)化颜曾，一般TI的DSP涉及最多的是一些基本的BIOS操作系統(tǒng)之間的任務(wù)調(diào)度，以及算法改進與優(yōu)化等待秉剑， DSP的關(guān)鍵優(yōu)勢包括其對于新型及復雜算法時的更短的開發(fā)時間泛豪，以及能夠運行多種算法的靈活性。

FPGA與DSP優(yōu)缺點十分明顯侦鹏，所以現(xiàn)在音視頻處理诡曙，移動通信或者整個通信行業(yè)等大量信號處理的工程項目中，流行的解決方案都是FPGA+DSP略水，F(xiàn)PGA做邏輯控制,DSP做浮點算法价卤，如果算法不是很占資源的，也有直接用FPGA來做的聚请，但兩大FPGA廠商都最近都推出了帶DSP平臺的FPGA產(chǎn)品荠雕，以后FPGA與DSP的界限將越來越模糊，會慢慢的合二為一驶赏， 總之炸卑，目前而言，由DSP和FPGA結(jié)合而成的混合式方案常常能夠為高性能多處理應(yīng)用提供最好的方案煤傍，讓每個器件都發(fā)揮其作用盖文。FPGA和DSP是兩項互補的技術(shù)，而不是互相競爭的對手
參考:
1,百度百科
2,新浪博客
3,電子發(fā)燒友