Vim是程序員的利器，本文在Windows系統(tǒng)下通過GVim并結(jié)合多個插件鸟辅，構(gòu)建適用于Verilog編程的編輯器環(huán)境氛什。
GVim和插件管理工具Vundle
GVim、msysgit匪凉、Curl和Vundle的安裝參考：全世界最好用的編輯器VIM之Windows配置（gvim）枪眉。安裝GVim時，注意在Windows系統(tǒng)中添加VIM和VIMRUNTIME兩個環(huán)境變量再层。
使用Vundle管理GVim插件需要在_vimrc的配置文件中添加如下代碼：
if(has('win32') || has('win64'))
set rtp+=$VIM/vimfiles/bundle/Vundle.vim
let path='$VIM/vimfiles/bundle'
else
set rtp+=~/.vim/bundle/Vundle.vim
let path='~/.vim/bundle'
endif
call vundle#begin(path)
Plugin 'VundleVim/Vundle.vim'
Plugin 'scrooloose/nerdtree'
Plugin 'kshenoy/vim-signature'
Plugin 'vhda/verilog_systemverilog.vim'
call vundle#end()
filetype plugin indent on " required
需要特別注意rtp和path兩個變量是否設(shè)置正確贸铜，否則通過BundleInstall命令安裝插件時會出現(xiàn)“不是編輯器命令”的報錯。另外聂受，如果GVim安裝在系統(tǒng)盤蒿秦，運行GVim安裝插件時需要使用管理員權(quán)限。
代碼中蛋济，Plugin關(guān)鍵詞后為插件在github網(wǎng)站上的項目地址棍鳖。本文Verilog的開發(fā)環(huán)境需要使用如下插件：
- vim-signature：閱讀文件時增加標簽，并實現(xiàn)標簽之間的跳轉(zhuǎn)碗旅，具體用法可參考vim-signature渡处；
- nerdtree：顯示當前路徑的目錄樹結(jié)構(gòu)镜悉，具體用法可參考NERDTree插件；
- verilog_systemverilog：增加了Verilog/SystemVerilog的語法高亮医瘫，模塊和端口定義查找侣肄，代碼折疊凳功能，具體用法可參考此處醇份。
Verilog模塊和端口定義的跳轉(zhuǎn)
verilog_systemverilog在universal-ctags的基礎(chǔ)上實現(xiàn)了Verilog/SystemVerilog中模塊和端口定義的查找稼锅，因此需要先安裝universal-ctags。
universal-ctags安裝和使用
universal-ctags在exuberant-ctags的基礎(chǔ)上增加了對Verilog/SystemVerilog的支持被芳。Windows系統(tǒng)可從此處下載已經(jīng)編譯完成的包缰贝，并在系統(tǒng)的環(huán)境變量PATH中增加ctags命令的執(zhí)行路徑。其使用相對簡單畔濒，先通過命令ctags -R --languages=Verilog /path/to/the/code生成代碼的tags文件（可增加-f參數(shù)制定tags文件的存放目錄）剩晴。同時，在_vimrc中增加tags文件的查找路徑即可實現(xiàn)Verilog模塊定義的自動跳轉(zhuǎn)和查看：
set tags=tags;
set autochdir
上述命令可滿足ctags的一般使用侵状，其它命令及其參數(shù)可通過ctags --help查看幫助文檔赞弥。
在universal-ctags的基礎(chǔ)上，verilog_systemverilog提供了命令VerilogFollowInstance趣兄、VerilogFollowPort绽左、VerilogGotoInstanceStart以實現(xiàn)Verilog代碼閱讀時查找模塊定義、端口定義艇潭、模塊實例化等常用功能拼窥。可在_vimrc文件中增加上述功能的GVim快捷鍵蹋凝，以提高代碼閱讀的效率：
let mapleader="\<Space>"
nnoremap <leader>i :VerilogFollowInstance<CR>
nnoremap <leader>I :VerilogFollowPort<CR>
nnoremap <leader>u :VerilogGotoInstanceStart<CR>
實現(xiàn)Verilog代碼中成對標簽跳轉(zhuǎn)
除了常用的模塊鲁纠、端口查找，Verilog關(guān)鍵詞的匹配查找也是常用功能鳍寂。Vim中集成了matchit.vim實現(xiàn)關(guān)鍵詞匹配功能改含，因此僅需在_vimrc文件中插入一行source $VIMRUNTIME/macros/matchit.vim，并在matchit.vim中增加要匹配搜索的關(guān)鍵詞即可實現(xiàn)所需的功能：
let b:match_ignorecase=0
let b:match_words=
\ '\<begin\>:\<end\>,' .
\ '\<if\>:\<else\>,' .
\ '\<module\>:\<endmodule\>,' .
\ '\<class\>:\<endclass\>,' .
\ '\<program\>:\<endprogram\>,' .
\ '\<clocking\>:\<endclocking\>,' .
\ '\<property\>:\<endproperty\>,' .
\ '\<sequence\>:\<endsequence\>,' .
\ '\<package\>:\<endpackage\>,' .
\ '\<covergroup\>:\<endgroup\>,' .
\ '\<primitive\>:\<endprimitive\>,' .
\ '\<specify\>:\<endspecify\>,' .
\ '\<generate\>:\<endgenerate\>,' .
\ '\<interface\>:\<endinterface\>,' .
\ '\<function\>:\<endfunction\>,' .
\ '\<task\>:\<endtask\>,' .
\ '\<case\>\|\<casex\>\|\<casez\>:\<endcase\>,' .
\ '\<fork\>:\<join\>\|\<join_any\>\|\<join_none\>,' .
\ '`ifdef\>:`else\>:`endif\>,'
至此迄汛，基于GVim構(gòu)建的Verilog開發(fā)環(huán)境基本完成捍壤。
