? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?vivado中SRIO IP核的使用
姓名：孫健強
學(xué)號：19021210841
本文轉(zhuǎn)載于：https://blog.csdn.net/weixin_44712637/article/details/89735793
【嵌牛導(dǎo)讀】通常在信號處理板卡上察绷，會用到FPGA和DSP的組合，這就涉及到了FPGA和DSP之間的通信問題蚜点。它們之間的通信協(xié)議是RapidIO協(xié)議，而在FPGA中則需要添加SRIO的IP核來實現(xiàn)與DSP的通信怒炸。
【嵌牛鼻子】XILINX FPGA赌躺、VIVADO、DSP筷畦、?RapidIO協(xié)議窒百、SRIO
【嵌牛提問】如何使用vivado中自帶的SRIO的IP核黍判？
【嵌牛正文】：
一、srio基礎(chǔ)知識
【高速接口-RapidIO】4篙梢、Xilinx RapidIO核詳解
https://www.cnblogs.com/liujinggang/p/10072115.html
二顷帖、srio官方例程(vivado環(huán)境)
【高速接口-RapidIO】5、Xilinx RapidIO核例子工程源碼分析
https://www.cnblogs.com/liujinggang/p/10091216.html
【高速接口-RapidIO】6、Xilinx RapidIO核仿真與包時序分析
https://www.cnblogs.com/liujinggang/p/10123498.html
三贬墩、回環(huán)測試
【硬核】FPGA進階之路( 二) 如何將Xilinx SRIO控制器自環(huán)
http://blog.chinaaet.com/fyyysun/p/5100063900
