姓名：閔聿寬

學(xué)號：16020188028

轉(zhuǎn)自：https://blog.csdn.net/llawliet0001/article/details/85013354

【嵌牛導(dǎo)讀】CPU是嵌入式學(xué)習(xí)乃至電子工程中一個很重要的構(gòu)成部分已卷，然而它現(xiàn)在出現(xiàn)了性能過剩問題梧田。

【嵌牛鼻子】CPU，性能過剩

【嵌牛提問】CPU性能過剩是否會影響未來行業(yè)發(fā)展悼尾？

【嵌牛正文】

雖然CPU仍然在不斷發(fā)展柿扣，但是它的性能已經(jīng)不再僅僅受限于單個處理器類型或制造工藝上了。和過去相比闺魏，CPU性能提升的步伐明顯放緩了，接下來怎么辦俯画，成為橫亙在整個行業(yè)面前的大問題析桥。

自2010年開始，單個CPU內(nèi)核的處理能力就逐漸停止了增長的腳步艰垂，發(fā)熱和噪聲等和功耗相關(guān)的問題迫使處理器公司另辟蹊徑泡仗，不再汲汲于推高時鐘頻率，轉(zhuǎn)而在CPU中集成更多內(nèi)核猜憎。多核設(shè)計(jì)的引入娩怎，下一代制造工藝對功耗和性能的改進(jìn)，推動著處理器性能繼續(xù)跟隨著工藝升級的步伐大幅提升胰柑。但是現(xiàn)在截亦，制造工藝升級對性能的提升幅度也大不如前，再加上許多公司已經(jīng)完全停止了在更先進(jìn)工藝節(jié)點(diǎn)上的努力柬讨，CPU性能的提升再次遇到了瓶頸崩瓤。

CPU性能提升乏力的嚴(yán)峻現(xiàn)實(shí)影響到了多個行業(yè)的發(fā)展。軟件開發(fā)人員已經(jīng)習(xí)慣了并理所當(dāng)然地預(yù)計(jì)計(jì)算和內(nèi)存資源將會不斷增長踩官，但是現(xiàn)在却桶，CPU性能提升的速度大不如前了。正是在摩爾定律的加持下蔗牡，軟件可編程能力和豐富的功能集合才得以出現(xiàn)并發(fā)揮重要作用颖系，也給硬件工程師和軟件工程師提供了一種緩沖。

“由于摩爾定律辩越，計(jì)算能力的增長和加速在部分程度上應(yīng)該歸功于英特爾等公司不斷前進(jìn)到下一代工藝節(jié)點(diǎn)上嘁扼，從而使得計(jì)算引擎本身的優(yōu)化不再那么重要了，”Microchip旗下美高森美戰(zhàn)略營銷高級總監(jiān)Nilam Ruparelia說区匣⊥蛋危“再加上軟件技術(shù)本身的進(jìn)步蒋院，使得軟件生產(chǎn)力提高的速度大大超過了摩爾定律。如果能夠讓編程變得輕松容易莲绰，就會有更多的人從事編程欺旧。通過軟件完成各種事務(wù)的能力也已經(jīng)大大增強(qiáng)「蚯”

工藝的升級越來越難了辞友。Flex Logix首席執(zhí)行官Geoff Tate表示，“處理器已經(jīng)不再是執(zhí)行計(jì)算任務(wù)的唯一解決方案了震肮〕屏看看數(shù)據(jù)中心吧，之前戳晌，這里面唯一的處理器件只有x86鲫尊，但是現(xiàn)在，各種配置的FPGA和GPU處理器的身影幾乎無處不在沦偎∫呦颍”

這種異構(gòu)方案在人工智能/機(jī)器學(xué)習(xí)的設(shè)計(jì)中尤為普遍『篮浚“根據(jù)運(yùn)算的性質(zhì)搔驼，很有必要將矩陣運(yùn)算或密集型的線性代數(shù)運(yùn)算放到GPU上執(zhí)行，”Arteris IP營銷副總裁Kurt Shuler說侈询。 “你可以設(shè)計(jì)自己專屬的ASIC進(jìn)一步優(yōu)化計(jì)算性能舌涨，也可以把一些任務(wù)負(fù)荷分配到FPGA上。當(dāng)然扔字，你可能依然需要CPU來管理高級別的數(shù)據(jù)控制流囊嘉。總之啦租，處理器件的數(shù)量越來愈多哗伯，而且變得越來越復(fù)雜。如果你分析一下數(shù)據(jù)中心就會發(fā)現(xiàn)篷角，它們變得越來越異構(gòu)化了焊刹。”

之所以出現(xiàn)這種轉(zhuǎn)變恳蹲，是因?yàn)槲锢硪?guī)律的限制虐块。“我們在RISC和CISC架構(gòu)上已經(jīng)做到頭了嘉蕾，”西門子旗下Mentor的Questa產(chǎn)品經(jīng)理Gordon Allan警告說贺奠。“可編程性和傳統(tǒng)邏輯都在演變〈沓溃現(xiàn)在儡率，各種定制邏輯器件實(shí)現(xiàn)通用功能挂据，然后通過智能互聯(lián)技術(shù)把所有這些功能融合在一起。而之前則是通過軟件將一些微操作組合在一起形成算法儿普∑樘樱”

這當(dāng)然不意味著CPU會消亡或者停止演進(jìn)，只不過CPU架構(gòu)師的工作變得更加困難了眉孩「錾埽“通用CPU架構(gòu)和微架構(gòu)依然會繼續(xù)發(fā)展，而且足以高效地勝任大多數(shù)任務(wù)浪汪，并將設(shè)計(jì)巴柿、生態(tài)建設(shè)和復(fù)雜性維持在可持續(xù)的水平上∷涝猓”Arm嵌入式和汽車業(yè)務(wù)線戰(zhàn)略副總裁Tim Whitfield表示广恢。

影響架構(gòu)改變的最大障礙之一是可編程能力⊙教叮“可編程能力的大小袁波，甚至沒有可編程能力也不會對整體效率帶來多大影響，”Mentor的HLS平臺項(xiàng)目主管Russell Klein說蜗侈。 “傳統(tǒng)的CPU允蜈、DSP沥阳、多核CPU和FPGA都是可編程的，但具有截然不同的效率和不同的編程難度泽论〈辽保可編程能力在一定程度上降低了效率该面，但是影響效率的主要因素卻在于并行計(jì)算能力。DSP具有執(zhí)行特定任務(wù)的能力信卡，其效率高過CPU隔缀。GPU也有一些特定于專業(yè)領(lǐng)域的計(jì)算單元，而且引入了并行計(jì)算傍菇。FPGA和ASIC的并行計(jì)算能力更為出色猾瘸。”

硬件器件的異化比較容易丢习，擺脫舊有的軟件范式卻非常艱難牵触。“業(yè)界將應(yīng)用程序進(jìn)行更改咐低，以適應(yīng)更廣泛的芯片類型揽思。”Allan說见擦《ず梗“這導(dǎo)致了新的軟件生態(tài)系統(tǒng)和新API的出現(xiàn)羹令，但是它們都只不過是在原有軟件上構(gòu)建了更多的層而已。這樣做损痰，都是為了試圖讓一個觸及性能極限和低功耗極限的處理器繼續(xù)工作而已「３蓿現(xiàn)在我們需要一些新的方法⌒炷疲”

“在這種情況下癌刽，人們應(yīng)該把注意力從在軟件開發(fā)上進(jìn)行修補(bǔ)轉(zhuǎn)移到新型硬件上，只有適當(dāng)?shù)挠布拍軐?shí)現(xiàn)真正的節(jié)能尝丐∠园荩”Menta業(yè)務(wù)開發(fā)總經(jīng)理兼副總裁Yoan Dupret說〉“這將最終催生具有高度靈活性的異構(gòu)芯片远荠。Tsugio Makimoto博士之前就曾經(jīng)預(yù)測過，今天我們正在進(jìn)入“高度靈活的超級整合”時代失息∑┐荆”

CPU的改進(jìn)

對于那些認(rèn)為CPU已經(jīng)走入死胡同的說法，我想引用馬克吐溫先生的話回懟一下：“說我已經(jīng)死了的報(bào)道太夸張了盹兢×诎穑”

CPU還有若干進(jìn)一步改進(jìn)的路徑。其中之一就是針對特定功能添加定制指令绎秒，不過這也有一定的風(fēng)險浦妄。“如果器件可編程见芹，增加了指令就意味著增加了硬件的復(fù)雜性剂娄，”GreenWaves Technologies業(yè)務(wù)開發(fā)副總裁Martin Croome警告說⌒海“新的指令單元里的每一個晶體管都有靜態(tài)泄露阅懦，如果器件有低功耗指標(biāo)，情況就糟糕了徘铝，新指令單元不僅增加成本耳胎，也提高了功耗。你必須小心庭砍，看看增加新指令是否利大于弊场晶。”

在CPU的發(fā)展歷史中怠缸，新的指令單元不斷被增加進(jìn)來诗轻。“隨著制造工藝的發(fā)展揭北，處理器設(shè)計(jì)人員可以使用的晶體管越來越多扳炬，于是他們增加了越來越多的功能吏颖，以加速運(yùn)行在其上的單線程程序『拚粒”Mentor的Klein說道半醉。“他們添加了各種指令單元劝术，比如預(yù)測執(zhí)行缩多、分支預(yù)測、寄存器別名等等养晋，但是衬吆，添加新指令單元的得失對比使得這條路子越走越窄了∩”

在大多數(shù)情況下逊抡，能力整合可以帶來一定的好處×憷遥“在處理器件的發(fā)展歷史中冒嫡，我們多次看到通用CPU集成各種加速器的情形∷奈”Arm的Whitfield解釋道孝凌，“通常，我們會對架構(gòu)和微體系架構(gòu)進(jìn)行調(diào)整月腋，將加速度集成到通用CPU中胎许，這方面的例子包括浮點(diǎn)和加密加速器÷奘郏”

還有一條路徑：做減法」呈觯“我們認(rèn)為RISC-V這種新的方案更好寨躁，它可以幫助我們在一定程度上克服摩爾定律的放緩，”美高森美的Ruparelia說牙勘≈翱遥“一種全新的、優(yōu)化的架構(gòu)給我們提供了更多的方法方面，以克服摩爾定律放緩帶來的挑戰(zhàn)放钦。如果硅片工藝的進(jìn)化停止了，就像發(fā)條被擰到了最緊一樣恭金，你必須優(yōu)化所有的層面-CPU操禀、特定域的架構(gòu)、工具鏈横腿，甚至編譯器也要針對特定應(yīng)用進(jìn)行優(yōu)化颓屑〗锛牛”

必須根據(jù)最終產(chǎn)品的目標(biāo)設(shè)計(jì)合適的處理器【镜耄“通過比較不同處理器的能效遍搞，算法可以在消耗最少能量的情況下在相對簡單的處理器上執(zhí)行，”Klein補(bǔ)充說器腋∠常“更大的處理器可以更快地完成工作，但是它們的能效低得多纫塌。此外诊县，在幾個小型處理器中并行運(yùn)行某個算法，其能效比在一個大型處理器上運(yùn)行這個算法高得多护戳。隨著更多簡單內(nèi)核的引入翎冲，電壓和時鐘頻率可以進(jìn)一步降低，從而進(jìn)一步提高能效媳荒】购罚”

優(yōu)化計(jì)算引擎

針對特定任務(wù)打造內(nèi)核是一項(xiàng)成功的策略∏恚“可編程DSP是分擔(dān)CPU密集計(jì)算應(yīng)用的理想選擇缴渊，”Cadence的Tensilica IP產(chǎn)品管理、營銷和業(yè)務(wù)開發(fā)高級主管Lazaar Louis說鱼炒∠握樱“DSP靈活、可編程昔瞧，而且支持Open VX和Open CL等開放式指蚁、跨平臺的加速標(biāo)準(zhǔn)，可輕松將應(yīng)用程序移植到DSP自晰。對于某些常見應(yīng)用凝化，DSP還可以與專用硬件加速器配合使用，不僅可以發(fā)揮加速器的更高功效酬荞，還可以結(jié)合DSP的可編程能力搓劫，從而滿足應(yīng)用在產(chǎn)品生命周期中不斷變化的需求』烨桑”

許多架構(gòu)都因?yàn)闆]有提供強(qiáng)大的軟件開發(fā)環(huán)境而失敗了枪向。“GPU是一個通過打造成本可持續(xù)的獨(dú)立開發(fā)環(huán)境和軟件生態(tài)系統(tǒng)而大獲成功的典型例子咧党∶鼗祝”Whitfield說。“有的機(jī)器學(xué)習(xí)算法看起來需要一些專業(yè)的加速器缠犀，它們將作為一種粗粒度的加速引擎和通用CPU一起使用数苫。”

GPU的成功之路非常有意思辨液∨凹保“GPU是一種針對特定域的架構(gòu)，剛開始主要面向游戲滔迈，現(xiàn)在又被用到區(qū)塊鏈和神經(jīng)網(wǎng)絡(luò)上止吁，”Ruparelia指出×呛罚“GPU有一些傳統(tǒng)CPU上很難實(shí)現(xiàn)的功能敬惦，針對特定域優(yōu)化的體系結(jié)構(gòu)能夠?qū)崿F(xiàn)更高的單元計(jì)算性能和軟件生產(chǎn)力。神經(jīng)網(wǎng)絡(luò)是一個典型的例子谈山，和一個專門針對它設(shè)計(jì)的可編程平臺相比俄删，如果你在CPU上運(yùn)行它，將花費(fèi)10倍之多的運(yùn)行時間和功耗奏路〕胍”

但是GPU并沒有針對神經(jīng)網(wǎng)絡(luò)進(jìn)行專門優(yōu)化「敕郏“在卷積神經(jīng)網(wǎng)絡(luò)中斜脂，80%的時間都消耗在卷積運(yùn)算上，”GreenWaves的Croome說触机。 “卷積有各種形式帚戳，運(yùn)算量也各有大小。涉及到的概念有填充儡首、膨脹片任、步幅以及濾波器的大小等。卷積有許多參數(shù)蔬胯，如果你試圖構(gòu)建一個可以在硬件中完成所有卷積運(yùn)算的系統(tǒng)蚂踊，這個系統(tǒng)將使用大量當(dāng)前已知的硬件。你必須使用最常見的卷積參數(shù)笔宿，并構(gòu)建一些能夠保持足夠靈活性的東西±庥眨”

那么泼橘，是不是有人可以為定制加速器提供完整的軟件開發(fā)環(huán)境呢？

“我們正在編寫優(yōu)化的內(nèi)核迈勋，并給一些矢量化的運(yùn)算進(jìn)行了手工編碼炬灭，”Croome繼續(xù)說道∶夜剑“我們使用了標(biāo)準(zhǔn)的向量操作重归，但是即便如此米愿，你寫代碼時，當(dāng)涉及到寄存器加載操作時鼻吮，也需要考慮如何優(yōu)化編碼育苟，以便編譯器能夠以一種特定的方式定位到它∽的荆”

這就是加速器的編碼開始變得困難的地方违柏。Synopsys解決方案事業(yè)部產(chǎn)品營銷經(jīng)理Gordon Cooper說：“使用一組GPU或CPU訓(xùn)練神經(jīng)網(wǎng)絡(luò)，然后在GPU上運(yùn)行該神經(jīng)網(wǎng)絡(luò)非常容易香椎。人們可以通過Caffe或TensorFlow做到這一點(diǎn)漱竖。但是，當(dāng)我們使用專用硬件滿足嵌入式系統(tǒng)的要求畜伐，比如低功耗馍惹、小尺寸時，GPU只能保證性能玛界，卻無法保證能效万矾。使用異構(gòu)方案的缺點(diǎn)是，無論是加速器還是專用處理器脚仔，都有各自不同的工具鏈或者多個工具鏈勤众，你需要學(xué)習(xí)并管理好它們，這可不像給GPU編程那么簡單鲤脏∶茄眨”

這是一種微妙的平衡×源迹“使用GPU的優(yōu)勢是很靈活窥突，但是無法保證功耗和尺寸，另一方面硫嘶，沒有編程環(huán)境阻问，或者很難使用，一樣會讓你舉步維艱沦疾，”Cooper補(bǔ)充道称近。“在加速器上變成永遠(yuǎn)不會像為CPU編寫代碼那樣簡單哮塞。你可以參照DSP世界的編程進(jìn)行優(yōu)化刨秆，先用C語言編程，然后優(yōu)化內(nèi)部的循環(huán)體忆畅。這是一種平衡衡未。”

改換硬件

長期以來，F(xiàn)PGA都自我標(biāo)榜為可編程的硬件缓醋∪缡В“硬件RTL工程師可以將FPGA用作可編程平臺，這沒有任何問題送粱，”Rupatelia說褪贵。“但是葫督，當(dāng)軟件工程師把FPGA作為一種可編程平臺時竭鞍，麻煩就來了。這個挑戰(zhàn)已經(jīng)存在很長時間了橄镜≠丝欤”

今天，F(xiàn)PGA也被嵌入到了ASIC中洽胶∩辜校“eFPGA IP是異構(gòu)方案的一種元素，怎么個用法取決于架構(gòu)定義和代碼的劃分姊氓，”Menta的Dupret說丐怯。 “HLS工具可以為此提供幫助，但最終的目標(biāo)是為異構(gòu)體系結(jié)構(gòu)自動化地進(jìn)行代碼劃分翔横。我們現(xiàn)在還沒有實(shí)現(xiàn)這個目標(biāo)读跷，但我們確信這是行業(yè)發(fā)展的方向『萄洌”

這也很可能成為物聯(lián)網(wǎng)硬件開發(fā)的重要一環(huán)效览。“我們?nèi)绾未_保物聯(lián)網(wǎng)設(shè)備的靈活性荡短，并且可以現(xiàn)場升級丐枉？”Allan問道【蛲校“可以需要結(jié)合使用軟件和智能FPGA技術(shù)瘦锹，它們都是當(dāng)今CPU解決方案里的技術(shù)。我們現(xiàn)在談?wù)摰氖巧量x產(chǎn)品時更少依賴硬件/軟件交互弯院，更多依賴編譯好的邏輯器件、內(nèi)存和可編程器件泪掀，以實(shí)現(xiàn)產(chǎn)品的靈活性听绳。”

這可能意味著改變對軟件的傳統(tǒng)看法族淮。Ruparelia指出：“當(dāng)今的FPGA工具鏈依然不支持軟件工程師在不了解FPGA的情況下直接使用它，這方面的進(jìn)展甚微。不過祝辣，現(xiàn)在可以更加容易地針對特定領(lǐng)域或特定應(yīng)用進(jìn)行編程了贴妻。我們正在研究神經(jīng)網(wǎng)絡(luò)上使用的非常具體的中間件，它們抽象出了FPGA的復(fù)雜性蝙斜，并保留了足夠的靈活性名惩，可供上層軟件調(diào)用≡熊”

除了處理單元娩鹉，內(nèi)存架構(gòu)也存在進(jìn)一步改進(jìn)的壓力≈晌椋“硬件加速器正在部署更多可用內(nèi)存弯予，”Shuler說「鍪铮“芯片到DRAM或HBM2的通信越少锈嫩，效率就越高。我們該怎樣把所有數(shù)據(jù)都保存在處理單元中垦搬，并在處理單元之間交互呼寸？處理器單元有時會有自己的暫存存儲器，有時會連接到網(wǎng)格里的存儲器中猴贰，那樣的話对雪，存儲器就被分割開來，在整個架構(gòu)中散落地?zé)o處不在米绕∩罚”

“我們結(jié)合芯片和處理器開發(fā)了多級緩存架構(gòu)，將內(nèi)容可尋址內(nèi)存作為控制優(yōu)化的關(guān)鍵技術(shù)义郑，”Allan解釋道蝶柿。“然后我們開始研究一致緩存架構(gòu)非驮，其中交汤，多個處理器圍繞在共享內(nèi)存空間周圍，互相協(xié)作〗袤希現(xiàn)在芙扎，我們在計(jì)算器件中引入了神經(jīng)網(wǎng)絡(luò)，內(nèi)存也是一個關(guān)鍵因素填大。內(nèi)存技術(shù)將繼續(xù)演進(jìn)戒洼，我們會發(fā)現(xiàn)新的方案不斷出現(xiàn)。HLS將發(fā)展為允許定制內(nèi)存架構(gòu)允华，以幫助加速特定算法圈浇。在這個領(lǐng)域有許多創(chuàng)新寥掐，可以將算法輸入到HLS流中，并使用智能內(nèi)存技術(shù)優(yōu)化解決方案磷蜀≌僭牛”

和通用CPU形態(tài)相差最遠(yuǎn)的是專用硬件解決方案『致。“這是一種單線程編程模型污它，存在實(shí)打?qū)嵉南拗疲盞lein指出庶弃∩辣幔“將一個算法從CPU上轉(zhuǎn)移到?jīng)]有引入任何并行性的定制硬件上固然也可以提高效率，但是達(dá)不到人們的預(yù)期歇攻。進(jìn)一步提升效率的關(guān)鍵在于找出并利用算法里的并行性固惯。”

最終掉伏，需要軟件思想的革新缝呕，推動設(shè)計(jì)人員以并行的方式實(shí)現(xiàn)各種算法。

---------------------

作者：llawliet0001

來源：CSDN

原文：https://blog.csdn.net/llawliet0001/article/details/85013354

版權(quán)聲明：本文為博主原創(chuàng)文章斧散，轉(zhuǎn)載請附上博文鏈接供常！