用design compiler對rtl代碼進行邏輯綜合時,若對其中某段代碼不想綜合懈叹,可以用在某段代碼的起始的地方寫上//synopsys translate_off? ? 注意一定是要有//
然后在結(jié)束的地方寫上//synopsys translate_on?
這樣在rtl代碼仿真的時候又不影響仿真染厅。
用design compiler對rtl代碼進行邏輯綜合時,若對其中某段代碼不想綜合懈叹,可以用在某段代碼的起始的地方寫上//synopsys translate_off? ? 注意一定是要有//
然后在結(jié)束的地方寫上//synopsys translate_on?
這樣在rtl代碼仿真的時候又不影響仿真染厅。