相關源碼：boy-learning-thread
個人博客：http://bruce.bugmakers.club
內容來自《網易微專業(yè) - 高性能編程章節(jié)》
CPU 性能優(yōu)化手段 - 緩存
為了提高程序運行的性能裕便，現代 CPU 在很多方面對程序進行了優(yōu)化疆虚。
例如：CPU高速緩存。盡可能的避免處理器訪問主內存的時間開銷者娱，處理器大多會利用緩存(cache)以提高性能。
CPU 多級緩存
L1 Cache 一級緩存：CPU 第一層高速緩存衷旅，分為數據緩存和指令緩存铺根。一般服務器 CPU 的 L1 緩存的容量通常在 32~4096KB。
L2 由于 L1 級高速緩存容量的限制，為了再次提高 CPU 的運算速度膳汪，在 CPU 外部放置一高速存儲器唯蝶，即二級緩存。
L3 現在的都是內置的遗嗽。而它的實際作用即是粘我，L3 緩存的應用可以進一步降低內存延遲，同時提升大數據量計算時處理器的性能痹换。具有較大 L3 緩存的處理器提供更有效的文件系統(tǒng)緩存行為及較短消息和處理器隊列長度征字。一般是多核共享一個 L3 緩存！
cpu 在讀取數據時娇豫，現在L1中尋找匙姜，再從L2中尋找，再從L3中尋找冯痢，然后是內存氮昧，再后是外存儲器。
緩存同步協議
多 CPU 讀取同樣的數據進行緩存浦楣，進行不同的運算之后袖肥，最終寫入主內存以哪個 CPU 為準？
在這種高速緩存回寫的場景下振劳，有一個緩存一致性協議多數 CPU 廠商對他進行了實現椎组。
MESI 協議，他規(guī)定每條緩存有個狀態(tài)位澎迎，同時定義了下面四個狀態(tài)：
修改態(tài)（Modified）——此 cache 行已被修改過（臟行）庐杨，內容已不同于主存，為此 cache 專有夹供；
專有態(tài)（Exclusive）——此 cache 行內容同于主存灵份，但不出現與其他 cache 中；
共享態(tài)（Shared）——此 cache 行同于主存哮洽，但也出現于其他 cache 中填渠；
無效態(tài)（Invalid）——此 cache 行內容無效（空行）。
多處理器時鸟辅，單個 CPU 對緩存中的數據進行了改動氛什，需要通知給其他 CPU。
也就是意味著匪凉，CPU 處理要控制自己的讀寫操作枪眉，還要監(jiān)聽其他 CPU 發(fā)出的通知，從而保證最終一致再层。
CPU 性能優(yōu)化手段 - 運行時指令重排
指令重排場景：當 CPU 寫緩存時贸铜，發(fā)現緩存區(qū)塊正在被其他 CPU 占用堡纬，為了提高 CPU 處理性能，可能將后面的讀緩存命令優(yōu)先執(zhí)行蒿秦。
并非隨便重排烤镐，需要遵守 as-if-serial 語義。
as-if-serial 語義指的是：不管怎么重排序（編譯器和處理器為了提高并行度）棍鳖，（單線程）程序的執(zhí)行結果不能被改變炮叶。
編譯器，runtime 和處理器都必須遵守 as-if-serial 語義渡处。也就是說镜悉，編譯器和處理器不會對存在數據依賴關系的操作做重排序。
兩個問題
1骂蓖、CPU 高速緩存下积瞒，有一個問題：
緩存中的數據與主內存的數據并不是實時同步的，各 CPU （或 CPU 核心）間緩存的數據也不是實時同步登下。
在同一個時間點茫孔，各 CPU 所看到同一內存地址的數據的值可能是不一致的。
2被芳、CPU 執(zhí)行指令重排序優(yōu)化下缰贝，有一個問題：
雖然遵守了 as-if-serial 語義，但僅在單 CPU 自己執(zhí)行的情況下能保證結果正確畔濒。
多核多線程中剩晴，指令邏輯無法分辨因果關聯，可能出現亂序執(zhí)行侵状，導致程序運行結果錯誤赞弥。
處理方式 —— 內存屏障
處理器提供了兩個內存屏障指令（Memory Barrier）用于解決上述兩個問題。
寫內存屏障（Store Memory Barrier）
在指令后插入 Store Barrier趣兄，能讓寫入緩存中的最新數據更新寫入主內存绽左，讓其他線程可見。
強制寫入主內存艇潭，這種顯示調用拼窥，CPU 就不會因為性能問題考慮而去對指令重排。
讀內存屏障（Load Memory Barrier）
在指令前插入 Load Barrier蹋凝，可以讓高速緩存中的數據失效鲁纠，強制重新從主內存中加載數據。
強制讀取主內存內容鳍寂，讓 CPU 緩存與主內存保持一致改含，避免了緩存導致的一致性問題。
小結
本章節(jié)內容主要是對后續(xù) JVM 線程安全問題做的鋪墊迄汛。
同時捍壤，也看到了現代 CPU 不斷演進刃唤，在程序運行優(yōu)化中做出的努力。
不同 CPU 廠商所付出的人力物力成本白群，最終體現在不同 CPU 性能差距上。
