記錄一下自己學(xué)習(xí)ANSYS進(jìn)行信號(hào)完整性與電源完整性分析過(guò)程
軟件：ANSYS Electronics Desktop 2017.1
參考書(shū)：ANSYS 信號(hào)完整性和電源完整性分析與仿真實(shí)例 第二版 房麗麗 章傳芳 編著
反射
一.簡(jiǎn)要原理
主要原因：瞬態(tài)阻抗不連續(xù),包括傳輸線內(nèi)部不連續(xù)和端接不連續(xù)。更進(jìn)一步是因?yàn)樽杩共贿B續(xù)處要保證電壓連續(xù)和電流連續(xù)窍侧，即V1=V2,I1=I2载庭，又有Z1=V1/I1，Z2=V2/I2充岛，Z1≠Z2時(shí)上述4式不可能成立访诱，因此要產(chǎn)生反射電壓以維持系統(tǒng)的協(xié)調(diào)穩(wěn)定麻蹋。
為什么重要：反射造成的下沖或者上沖會(huì)造成系統(tǒng)工作不穩(wěn)定，是影響單網(wǎng)絡(luò)信號(hào)質(zhì)量的主要因素街夭。
主要原理：反射系數(shù)
二.ANSYS仿真
第一次使用砰碴，所以記下具體詳細(xì)操作
軟件操作與HFSS很相似，歸納主要步驟為添加器件板丽，設(shè)置器件呈枉，按電路圖連接器件趁尼，設(shè)置仿真類(lèi)型并求解，查看結(jié)果猖辫。
1.反彈圖
內(nèi)容：源電壓1V酥泞，內(nèi)阻17歐姆，傳輸線特性阻抗50歐姆啃憎，研究阻抗不匹配的影響
第一步：打開(kāi)ANSYS Electronics Desktop芝囤，在project manager欄右擊project1,rename為reflection chart，保存辛萍，注意之后操作也要隨手保存悯姊，如下圖所示。
第二步：加入電路設(shè)計(jì)贩毕，加入信號(hào)源悯许，元器件，探針耳幢。
右擊工程reflection chart選擇Insert->Insert Circuit Design或直接點(diǎn)擊下圖按鈕以加入電路設(shè)計(jì)
插入電路設(shè)計(jì)后岸晦，軟件界面右側(cè)出現(xiàn)元件庫(kù)欧啤，如下圖所示睛藻。可以在search一欄輸入需要的器件名稱(chēng)來(lái)搜索器件并添加到電路中邢隧。本例中店印，我們需要源V_PULSE(如下圖所示），源內(nèi)阻（就是電阻）RES_倒慧，傳輸線（TRLTD_Ref_NX)按摘，分別輸入器件名稱(chēng)進(jìn)行搜索，搜索到器件之后纫谅，雙擊器件符號(hào)或左鍵拖動(dòng)到左側(cè)電路圖中炫贤，（注意放置完一個(gè)器件之后，可繼續(xù)放置該相同器件付秕，如要停止放置兰珍，右鍵finish或按空格鍵，器件位置可隨意放置之后可以修改）询吴。
接下來(lái)設(shè)置器件的參數(shù)掠河，方法是在電路圖中雙擊該器件。電阻RES_設(shè)置為17歐姆猛计；傳輸線設(shè)置Z0=50歐姆唠摹，TD=1ns；源設(shè)置為T(mén)R=TF=0.01ns奉瘤，V1=0V勾拉，V2=1V，PW=100ns，PER=20ns藕赞，TONE=1e10.如下圖所示苛秕。注意各參數(shù)的具體含義在后邊一欄有描述。
設(shè)置完參數(shù)之后將器件拖動(dòng)到合適位置（電路圖在下面）找默，可右鍵rotate器件艇劫，ctrl+加號(hào)減號(hào)可放大縮小。添加接地點(diǎn)惩激，下圖所示為接地符號(hào)店煞，將電阻和傳輸線接地，點(diǎn)擊在圖中放置即可风钻。然后在圖中用線連接各器件顷蟀，用鼠標(biāo)點(diǎn)擊兩個(gè)端點(diǎn)即可，畫(huà)完一段線按空格停止連線骡技，多余的線點(diǎn)擊使其變紅再按delete即可刪除鸣个。再添加兩個(gè)探針元件觀察傳輸線兩端電壓，與之前元件添加方法相同布朦，在元件庫(kù)中搜索VPROBE添加即可囤萤，將兩個(gè)探針名字改為Vs和Vl，最終電路圖連接如下圖所示是趴。
第三步:設(shè)置分析涛舍，進(jìn)行仿真
在project manager中右擊analysis->add nexxim solution type->transient analysis,設(shè)置仿真步長(zhǎng)step和仿真時(shí)長(zhǎng)stop分別為0.01ns和30ns，點(diǎn)擊OK唆途，如下圖所示富雅。設(shè)置好之后，右鍵點(diǎn)擊analysis下的NexximTransient->analyse進(jìn)行仿真計(jì)算肛搬，右下角出現(xiàn)進(jìn)度條,等待仿真完成没佑。
第四步，查看結(jié)果
在project manager中右擊result->create standard report->rectangular plot,在Quantity欄按crtl同時(shí)選中V(vl),V(Vs)温赔，然后點(diǎn)擊new report蛤奢。
分析：源內(nèi)阻：17歐姆Rs，傳輸線50歐姆R让腹，負(fù)載開(kāi)路远剩。
1ns，傳輸線左端為骇窍，右端信號(hào)還沒(méi)有傳過(guò)去為0瓜晤。
1ns結(jié)束，傳輸線右端阻抗不匹配腹纳，發(fā)生反射痢掠，反射系數(shù)為1驱犹，所有2ns內(nèi)傳輸線右端電壓為0.75+0.75=1.5V，左端電壓不變足画。
2ns結(jié)束雄驹，反射信號(hào)回到傳輸線左端，阻抗不匹配淹辞，發(fā)生反射医舆，反射系數(shù)為，
所以傳輸線左端電壓為原電壓+入射電壓+反射電壓=
0.75*（-0.5）的反射電壓到達(dá)右端后會(huì)再次發(fā)生反射象缀，經(jīng)過(guò)這樣多次反射蔬将，才能使最終傳輸線兩端電壓相等，為負(fù)載阻抗與電源阻抗的分壓央星，本例為開(kāi)路霞怀，所以就等于源電壓。
另外又將瞬態(tài)時(shí)長(zhǎng)設(shè)置為230ns進(jìn)行仿真莉给，結(jié)果如下圖所示毙石。
這就是振鈴現(xiàn)象。
