基礎(chǔ)知識(shí)
1、e：發(fā)射極国葬、b：基極贤徒、c：集電極。
2汇四、單片機(jī)一般采用5V 或3.3V供電接奈，其I/O口高電平為5V 或3.3V，如今使用3.3V供電的單片機(jī)較多通孽，所以其I/O口高電平也只有3.3V序宦。
3、一般輸入信號(hào)最終會(huì)以開(kāi)關(guān)形式輸入到單片機(jī)中背苦，以工程經(jīng)驗(yàn)來(lái)看互捌，開(kāi)關(guān)輸入的控制指令有效狀態(tài)采用低電平比采用高電平效果要好得多潘明。當(dāng)按下開(kāi)關(guān)時(shí)，發(fā)出的指令信號(hào)為低電平秕噪，而平時(shí)不按下開(kāi)關(guān)時(shí)钳降，輸出到單片機(jī)上的電平則為高電平，該方式具有較強(qiáng)的耐噪聲能力巢价。
4、在滿足功能的前提下固阁，提高單片機(jī)輸入端可靠性最簡(jiǎn)單的方案是：在輸入端與地之間并聯(lián)一只電容來(lái)吸收干擾脈沖壤躲，或串聯(lián)一只金屬薄膜電阻來(lái)限制流入端口的峰值電流。
5备燃、單片機(jī)輸出端口受驅(qū)動(dòng)能力的限制碉克，一般情況下均需專(zhuān)用的接口芯片。其輸出雖因控制對(duì)象的不同而千差萬(wàn)別并齐，但一般情況下均滿足對(duì)輸出電壓漏麦、電流、開(kāi)關(guān)頻率况褪、波形上升下降速率和隔離抗干擾的要求撕贞。
6、輸出電路：?jiǎn)纹瑱C(jī)輸出端-功率端的電路實(shí)現(xiàn)方法测垛。
7捏膨、脈沖變壓器是典型的電磁隔離元件，單片機(jī)輸出的開(kāi)關(guān)信號(hào)轉(zhuǎn)換成一種頻率很高的載波信號(hào)食侮，經(jīng)脈沖變壓器耦合到輸出級(jí)号涯。
8、鉗位二極管(Clamp)：二極管有一個(gè)特性：正向?qū)ǚ聪蚪刂咕馄撸曳雌妷豪^續(xù)增加會(huì)發(fā)生雪崩擊穿而導(dǎo)通链快，我們稱(chēng)之為鉗位二極管(Clamp)。
9眉尸、PN結(jié)的擊穿分兩種域蜗，分別是電擊穿和熱擊穿，電擊穿指的是雪崩擊穿(低濃度)和齊納擊穿(高濃度)噪猾，而電擊穿主要是載流子碰撞電離產(chǎn)生新的電子-空穴對(duì)(electron-hole)地消，所以是可恢復(fù)的。但是熱擊穿是不可恢復(fù)的畏妖，因?yàn)闊崃烤奂瘜?dǎo)致硅(Si)被熔融燒毀脉执。
10、ESD通常都是在芯片輸入端的Pad旁邊戒劫，不能在芯片里面半夷，因?yàn)榉旁诶锩鏁?huì)有延遲婆廊。
11、SPICE（Simulation Program with Integrated Circuit Emphasis）是由美國(guó)加州大學(xué)伯克利分校的電子研究實(shí)驗(yàn)室于1975年開(kāi)發(fā)出來(lái)的一種功能非常強(qiáng)大的通用模擬電路仿真器巫橄。最初主要被用來(lái)驗(yàn)證集成電路中的電路設(shè)計(jì)淘邻，以及預(yù)測(cè)電路的性能。現(xiàn)在SPICE模型已經(jīng)廣泛應(yīng)用于電子設(shè)計(jì)中湘换，可對(duì)電路進(jìn)行非線性直流分析宾舅、非線性瞬態(tài)分析和線性交流分析。被分析的電路中的元件可包括電阻彩倚、電容筹我、電感、互感帆离、獨(dú)立電壓源蔬蕊、獨(dú)立電流源、各種線性受控源哥谷、傳輸線以及有源半導(dǎo)體器件岸夯。SPICE內(nèi)建半導(dǎo)體器件模型，用戶(hù)只需選定模型級(jí)別并給出合適的參數(shù)们妥，利用SPICE模型能夠精確計(jì)算出系統(tǒng)的靜態(tài)和動(dòng)態(tài)等各種工作特性猜扮，所以也可以用來(lái)進(jìn)行系統(tǒng)級(jí)的信號(hào)完整性分析。
https://zhuanlan.zhihu.com/p/612099662
12监婶、制程是指特定的半導(dǎo)體制造工藝及其設(shè)計(jì)規(guī)則破镰。不同的制程意味著不同的電路特性。通常压储，制程節(jié)點(diǎn)越小意味著晶體管越小鲜漩、速度越快、能耗表現(xiàn)越好集惋。
13孕似、NMOS通常都能看到比較好的Snap-back特性，但是實(shí)際上PMOS很難有snap-back特性刮刑，而且PMOS耐ESD的特性普遍比NMOS好喉祭，這個(gè)道理同HCI效應(yīng)，主要是因?yàn)镹MOS擊穿時(shí)候產(chǎn)生的是電子雷绢，遷移率很大泛烙，所以Isub很大容易使得Bulk/Source正向?qū)ǎ荘MOS就很難翘紊。
14蔽氨、Trigger（觸發(fā)）電壓: Trigger電壓是snap-back的第一個(gè)拐點(diǎn)(Knee-point)，寄生BJT的擊穿電壓，而且要介于BVCEO與BVCBO之間鹉究。
15宇立、Hold電壓：要維持持續(xù) ON，但是又不能進(jìn)入柵鎖 (Latch-up)狀態(tài)自赔，否則就進(jìn)入二次擊穿(熱擊穿)而損壞了妈嘹。
16、光耦優(yōu)點(diǎn)：體積小绍妨、壽命長(zhǎng)润脸、無(wú)觸點(diǎn)、響應(yīng)速度快他去、抗干擾能力強(qiáng)毙驯、輸入和輸出之間絕緣、信號(hào)單向傳輸孤页、易和邏輯電路配合尔苦。
17涩馆、MOS是場(chǎng)效應(yīng)管行施，CMOS是互補(bǔ)金屬氧化物半導(dǎo)體。
18魂那、常見(jiàn)的驅(qū)動(dòng)電路：三極管驅(qū)動(dòng)蛾号、MOS管驅(qū)動(dòng)。
一涯雅、三極管和MOS管的區(qū)別
驅(qū)動(dòng)區(qū)別：
三極管是電流驅(qū)動(dòng)（基極驅(qū)動(dòng)電壓一般高于0.3-0.6V左右即可驅(qū)動(dòng)）鲜结，而MOS管是電壓驅(qū)動(dòng)（驅(qū)動(dòng)電壓必須高于Ugs最小值，一般為3-5V左右）活逆，而達(dá)到飽和時(shí)的驅(qū)動(dòng)電壓需6-10V精刷。
優(yōu)缺點(diǎn)：較低的電壓就可以驅(qū)動(dòng)三極管，而MOS管驅(qū)動(dòng)電壓較高蔗候，單片機(jī)I/O口的電壓不足以驅(qū)動(dòng)MOS管（也有一些較小功率的MOS管怒允，最低驅(qū)動(dòng)電壓為2.5 V 左右）。
二锈遥、常見(jiàn)的驅(qū)動(dòng)電路方式
1纫事、NPN三極管/ PNP三極管
優(yōu)點(diǎn)：?jiǎn)纹瑱C(jī)I/O口電壓足夠驅(qū)動(dòng)三極管。
缺點(diǎn)：需要負(fù)載：如限流電阻（可提高三極管關(guān)斷速度）所灸、下拉電阻（防止三極管損壞）丽惶、通斷速率有限。
2爬立、MOS管電壓驅(qū)動(dòng)
問(wèn)題一（可解決）：MOS管需要的驅(qū)動(dòng)電壓較大钾唬，而單片機(jī)I/O口電壓較小，不足以驅(qū)動(dòng)MOS管。
解決方法：存在一種小功率的MOS管知纷，最低驅(qū)動(dòng)電壓為2.5 V 左右壤圃。
問(wèn)題二（可解決）：但是此時(shí)MOS管處于半導(dǎo)通狀態(tài)，內(nèi)阻很大琅轧，只夠驅(qū)動(dòng)小電流負(fù)載伍绳。
解決方法：該電路中不涉及負(fù)載，所以沒(méi)有影響乍桂。
問(wèn)題三（可解決）：MOS管達(dá)到飽和狀態(tài)所需 驅(qū)動(dòng)電壓一般為6V-10V左右冲杀，3.3V的電壓不足以直接驅(qū)動(dòng)MOS管使其飽和。
解決方法：在I/O口的輸出端用三極管或光耦過(guò)渡一下睹酌。
原理：
當(dāng)單片機(jī)I/O口為高電平時(shí)权谁，NPN 三極管Q5導(dǎo)通，直接將N-MOS管控制極G 極拉低憋沿，MOS管截止旺芽，負(fù)載不工作；當(dāng)單片機(jī)I/O口為低電平時(shí)辐啄，NPN三極管Q5截止采章，電阻R12 和R13 將24V電源分壓得G極電壓為：24V*20K/（10K+20K）=8V，MOS管導(dǎo)通并達(dá)到飽和狀態(tài)壶辜，負(fù)載工作悯舟。
驅(qū)動(dòng)事例：PNP三極管s8550驅(qū)動(dòng)繼電器、驅(qū)動(dòng)12V和24V繼電器砸民、N溝道MOS管驅(qū)動(dòng)加熱片抵怎。
https://blog.csdn.net/weixin_50183638/article/details/116587357
綜上，在三極管和MOS管中岭参，選擇MOS管驅(qū)動(dòng)電路較好反惕，原因1：市面上存在小功率的MOS管，即I/O口驅(qū)動(dòng)問(wèn)題可以解決演侯；原因2：電路中不涉及負(fù)載姿染；原因3：在I/O口的輸出端用三極管或光耦過(guò)渡一下，則可使其飽和蚌本。但是由于傳輸線路過(guò)長(zhǎng)盔粹，可能存在信號(hào)失真的問(wèn)題。
不使用三極管的原因：雖然單片機(jī)I/O口可以直接驅(qū)動(dòng)三極管程癌，但是存在關(guān)斷速度慢的問(wèn)題舷嗡，而且需要加負(fù)載電阻。
三嵌莉、信號(hào)失真問(wèn)題解決方法/電路設(shè)計(jì)
信號(hào)為什么會(huì)失真进萄？因?yàn)閭鬏斁嚯x過(guò)長(zhǎng)，易受外界干擾。
1中鼠、輸入電路設(shè)計(jì)：
方法一：提高開(kāi)關(guān)輸入信號(hào)可婶，在單片機(jī)入口處將高電壓信號(hào)轉(zhuǎn)換成TTL信號(hào)。
方法二：提高輸入信號(hào)電平援雇。
缺點(diǎn)：電路繁雜矛渴。
（1）雙向保護(hù)電路
①作用/優(yōu)點(diǎn)：防止外界尖峰干擾和靜電影響損壞輸入引腳。
②具體做法：在輸入端增加防脈沖的二極管惫搏。
③原理：二極管D1具温、D2、D3的正向?qū)▔航礥F≈0.7 V筐赔，反向擊穿電壓UBR≈30 V铣猩，無(wú)論輸入端出現(xiàn)何種極性的破壞電壓，保護(hù)電路都能把該電壓的幅度限制在輸入端所能承受的范圍之內(nèi)茴丰。即：VI～VCC出現(xiàn)正脈沖時(shí)达皿，D1正向?qū)ǎ籚I～VCC出現(xiàn)負(fù)脈沖時(shí)贿肩，D2反向擊穿峦椰；VI與地之間出現(xiàn)正脈沖時(shí)，D3反向擊穿尸曼；VI與地之間出現(xiàn)負(fù)脈沖時(shí)们何，D3正向?qū)ㄌ呀梗O管起鉗位保護(hù)作用控轿。緩沖電阻RS約為1.5～2.5 kΩ，與輸入電容C構(gòu)成積分電路拂封，對(duì)外界感應(yīng)電壓延遲一段時(shí)間茬射。若干擾電壓的存在時(shí)間小于τ，則輸入端承受的有效電壓將遠(yuǎn)低于其幅度冒签；若時(shí)間較長(zhǎng)在抛，則D1導(dǎo)通，電流在RS上形成一定的壓降萧恕，從而減小輸入電壓值刚梭。
（2）光耦隔離電路
原理：R為輸入限流電阻，使光耦中的發(fā)光二極管電流限制在10～20 mA票唆。輸入端靠光信號(hào)耦合朴读，在電氣上做到了完全隔離。同時(shí)走趋，發(fā)光二極管的正向阻抗值較低衅金，而外界干擾源的內(nèi)阻一般較高，根據(jù)分壓原理，干擾源能饋送到輸入端的干擾噪聲很小氮唯，不會(huì)產(chǎn)生地線干擾或其他串?dāng)_鉴吹，增強(qiáng)了電路的抗干擾能力。
優(yōu)點(diǎn)：抗干擾能力強(qiáng)惩琉。
結(jié)論：輸入電路設(shè)計(jì)選擇雙向保護(hù)/光耦隔離電路豆励。
2、輸出電路設(shè)計(jì)：
（1）直接耦合
5個(gè)電阻2個(gè)三級(jí)管
由T1和T2組成耦合電路來(lái)推動(dòng)T3瞒渠。T1導(dǎo)通時(shí)肆糕，在R3、R4的串聯(lián)電路中產(chǎn)生電流在孝，在R3上的分壓大于T2晶體管的基射結(jié)壓降诚啃，促使T2導(dǎo)通，T2提供了功率管T3的基極電流私沮，使T3變?yōu)閷?dǎo)通狀態(tài)始赎。當(dāng)T1輸入為低電平時(shí)，T1截止仔燕，R3上壓降為零造垛，T2截止，最終T3截止晰搀。R5的作用在于：一方面作為T(mén)2集電極的一個(gè)負(fù)載五辽，另一方面T2截止時(shí)，T3基極所儲(chǔ)存的電荷可以通過(guò)電阻R3迅速釋放外恕，加快T3的截止速度杆逗，有利于減小損耗。
缺點(diǎn)：電路繁雜鳞疲。
（2）TTL/CMOS器件耦合
①直接輸出
原理：集電極開(kāi)路器件通過(guò)集電極負(fù)載電阻R1接至+15 V電源罪郊，提升了驅(qū)動(dòng)電壓。
缺點(diǎn)：開(kāi)關(guān)速度低尚洽，若用其直接驅(qū)動(dòng)功率管悔橄，則當(dāng)后續(xù)電路具有電感性負(fù)載時(shí)，由于功率管的相位關(guān)系腺毫，會(huì)影響波形上升時(shí)間癣疟，造成功率管動(dòng)態(tài)損耗增大。
②快速開(kāi)通輸出
改進(jìn)點(diǎn)：只提高開(kāi)關(guān)速度潮酒。
原理：當(dāng)TTL輸出高電平時(shí)睛挚，輸出點(diǎn)通過(guò)晶體管T1獲得電壓和電流，充電能力提高澈灼，從而加快開(kāi)通速度竞川，同時(shí)也降低了集電極開(kāi)路TTL器件上的功耗店溢。
③推免式電路
1個(gè)電阻2個(gè)三級(jí)管
改進(jìn)點(diǎn)：提高開(kāi)通和關(guān)斷時(shí)的速度。
原理：輸出晶體管T1是作為射極跟隨器工作的委乌，不會(huì)出現(xiàn)飽和床牧，因而不影響輸出開(kāi)關(guān)頻率。
綜上遭贸，如果輸出電路設(shè)計(jì)選擇TTL/CMOS器件耦合方式戈咳，那么選擇推免式電路。
（3）脈沖變壓器耦合
優(yōu)點(diǎn)：
①變壓器可以直接與功率管等強(qiáng)電元件耦合壕吹；
②相對(duì)靈活著蛙，因?yàn)樽儔浩骺赏ㄟ^(guò)調(diào)整電感量、原副邊匝數(shù)等來(lái)適應(yīng)不同推動(dòng)功率的要求耳贬；
③變壓器副線圈輸出信號(hào)可以跟隨功率元件的電壓而浮動(dòng)踏堡，不受其電源大小的影響。
原理：這種電路必須有一個(gè)脈沖源咒劲，脈沖源的頻率是載波頻率顷蟆，應(yīng)至少比單片機(jī)輸出頻率高10倍以上。脈沖源的輸出脈沖送入控制門(mén)G腐魂，單片機(jī)輸出信號(hào)由另一端輸入G門(mén)帐偎。當(dāng)單片機(jī)輸出高電平時(shí)，G門(mén)打開(kāi)蛔屹，輸出脈沖進(jìn)入變壓器削樊，變壓器的副線圈輸出與原邊相同頻率的脈沖，通過(guò)二極管D1兔毒、D2檢波后經(jīng)濾波還原成開(kāi)關(guān)信號(hào)漫贞，送入功率管。當(dāng)單片機(jī)輸出低電平時(shí)眼刃，G門(mén)關(guān)閉绕辖，脈沖源不能通過(guò)G門(mén)進(jìn)入變壓器摇肌，變壓器無(wú)輸出擂红。當(dāng)單片機(jī)輸出較高頻率的脈沖信號(hào)時(shí)，可以不采用脈沖源和G門(mén)围小，對(duì)變壓器原副邊電路作適當(dāng)調(diào)整即可昵骤。
（4）光電耦合
優(yōu)點(diǎn)：可以傳輸線性信號(hào)，也可以傳輸開(kāi)關(guān)信號(hào)肯适。
缺點(diǎn)：響應(yīng)速度慢使開(kāi)關(guān)延遲時(shí)間加長(zhǎng)变秦。
原理：?jiǎn)纹瑱C(jī)輸出控制信號(hào)經(jīng)緩沖器7407放大后送入光耦。R2為光耦輸出晶體管的負(fù)載電阻框舔，它的選取應(yīng)保證：①在光耦導(dǎo)通時(shí)蹦玫，其輸出晶體管可靠飽和赎婚；②在光耦截止時(shí)，T1可靠飽和樱溉。
綜上挣输，輸出電路設(shè)計(jì)選擇推免式TTL/CMOS器件耦合方式電路。
以上內(nèi)容來(lái)源：
四福贞、ESD（Elctrostatic Discharge）靜電放電保護(hù)電路
1撩嚼、靜電危害
通常瞬間電壓非常高(大于幾千伏)，所以這種損傷是毀滅性和永久性的挖帘，會(huì)造成電路的直接燒毀完丽。
2、靜電保護(hù)原理
利用鉗位二極管反向截止特性讓旁路在正常工作時(shí)處于斷開(kāi)狀態(tài)拇舀，當(dāng)外界有靜電時(shí)逻族，旁路二極管發(fā)生雪崩擊穿，從而形成旁路通路保護(hù)了內(nèi)部電路或者柵極骄崩。
3瓷耙、靜電保護(hù)具體做法
需要在導(dǎo)通的瞬間控制電流，一般為保護(hù)二極管會(huì)再串聯(lián)一個(gè)高電阻刁赖。
4搁痛、ESD的標(biāo)準(zhǔn)
根據(jù)靜電的產(chǎn)生方式以及對(duì)電路的損傷模式不同通常分為四種測(cè)試方式：人體放電模式(HBM:
Human-Body Model)、機(jī)器放電模式(Machine Model)宇弛、元件充電模式(CDM: Charge-Device Model)鸡典、電場(chǎng)感應(yīng)模式(FIM:
Field-Induced Model)，但是業(yè)界通常使用前兩種模式來(lái)測(cè)試(HBM, MM)枪芒。
（1）人體放電模式(HBM)：人體摩擦產(chǎn)生了電荷突然碰到芯片釋放的電荷導(dǎo)致芯片燒毀擊穿彻况。業(yè)界對(duì)HBM的ESD標(biāo)準(zhǔn)也有跡可循(MIL-STD-883C
method 3015.7，等效人體電容為100pF舅踪，等效人體電阻為1.5Kohm)纽甘，或者國(guó)際電子工業(yè)標(biāo)準(zhǔn)(EIA/JESD22-A114-A)也有規(guī)定。如果是MIL-STD-883C method 3015.7抽碌，它規(guī)定小于<2kV的則為Class-1悍赢，在2kV~4kV的為class-2，4kV~16kV的為class-3货徙。
（2）機(jī)器放電模式(MM)：機(jī)器(如robot)移動(dòng)產(chǎn)生的靜電觸碰芯片時(shí)由pin腳釋放左权，次標(biāo)準(zhǔn)為EIAJ-IC-121 method 20(或者標(biāo)準(zhǔn)EIA/JESD22-A115-A)，等效機(jī)器電阻為0 (因?yàn)榻饘?痴颊，電容依舊為100pF赏迟。由于機(jī)器是金屬且電阻為0，所以放電時(shí)間很短蠢棱，幾乎是ms或者us之間锌杀。但是更重要的問(wèn)題是甩栈，由于等效電阻為0，所以電流很大糕再，所以即使是200V的MM放電也比2kV的HBM放電的危害大谤职。而且機(jī)器本身由于有很多導(dǎo)線互相會(huì)產(chǎn)生耦合作用，所以電流會(huì)隨時(shí)間變化而干擾變化亿鲜。
5允蜈、ESD測(cè)試方法
類(lèi)似FAB里面的GOI測(cè)試類(lèi)似，指定pin之后先給他一個(gè)ESD電壓蒿柳，持續(xù)一段時(shí)間后饶套，然后再回來(lái)測(cè)試電性看看是否損壞，沒(méi)問(wèn)題再去加一個(gè)step的ESD電壓再持續(xù)一段時(shí)間垒探，再測(cè)電性妓蛮，如此反復(fù)直至擊穿，此時(shí)的擊穿電壓為ESD擊穿的臨界電壓(ESD failure threshold Voltage)圾叼。通常給電路打三次電壓(3 zaps)蛤克，為了降低測(cè)試周期，通常起始電壓用標(biāo)準(zhǔn)電壓的70% ESD
threshold夷蚊，每個(gè)step可以根據(jù)需要自己調(diào)整50V或者100V构挤。
另外，因?yàn)槊總€(gè)chip的pin腳很多惕鼓，所以需要分為幾種組合：I/O-pin測(cè)試(Input and Output pins)筋现、pin-to-pin測(cè)試、Vdd-Vss測(cè)試(輸入端到輸出端)箱歧、Analog-pin矾飞。
（1）I/O pins：就是分別對(duì)input-pin和output-pin做ESD測(cè)試，而且電荷有正負(fù)之分呀邢，所以有四種組合：input+正電荷洒沦、input+負(fù)電荷、output+正電荷价淌、output+負(fù)電荷申眼。測(cè)試input時(shí)候，則output和其他pin全部浮接(floating)输钩，反之亦然豺型。
（2）pin-to-pin測(cè)試:靜電放電發(fā)生在pin-to-pin之間形成回路，但是如果要每每?jī)蓚€(gè)腳測(cè)試买乃，組合太多，因?yàn)槿魏蔚腎/O給電壓之后如果要對(duì)整個(gè)電路產(chǎn)生影響一定是先經(jīng)過(guò)VDD/Vss才能對(duì)整個(gè)電路供電钓辆，所以改良版則用某一I/O-pin加正或負(fù)的ESD電壓剪验，其他所有I/O一起接地肴焊，但是輸入和輸出同時(shí)浮接(Floating)。
（3）Vdd-Vss之間靜電放電：只需要把Vdd和Vss接起來(lái)功戚，所有的I/O全部浮接(floating)娶眷，這樣給靜電讓他穿過(guò)Vdd與Vss之間。
（4）Analog-pin放電測(cè)試：因?yàn)槟M電路很多差分比對(duì)(Differential Pair)或者運(yùn)算放大器(OP AMP)都是有兩個(gè)輸入端的啸臀，防止一個(gè)損壞導(dǎo)致差分比對(duì)或運(yùn)算失效届宠，所以需要單獨(dú)做ESD測(cè)試，當(dāng)然就是只針對(duì)這兩個(gè)pin乘粒，其他pin全部浮接(floating)豌注。
6、制程上的ESD——測(cè)試部分
靜電放電保護(hù)可以從FAB端的Process解決灯萍，也可以從IC設(shè)計(jì)端的Layout來(lái)設(shè)計(jì)轧铁。
制程上的ESD：要么改變PN結(jié)，要么改變PN結(jié)的負(fù)載電阻旦棉，而改變PN結(jié)只能靠ESD_IMP了齿风，而改變與PN結(jié)的負(fù)載電阻，就是用non-silicide或者串聯(lián)電阻的方法绑洛。
（1）Source/Drain的ESD implant：因?yàn)長(zhǎng)DD結(jié)構(gòu)在gate poly兩邊很容易形成兩個(gè)淺結(jié)救斑，而這個(gè)淺結(jié)的尖角電場(chǎng)比較集中，而且因?yàn)槭菧\結(jié)真屯，所以它與Gate比較近系谐，所以受Gate的末端電場(chǎng)影響比較大，所以這樣的LDD尖角在耐ESD放電的能力是比較差的(<1kV)讨跟，所以如果這樣的Device用在I/O端口纪他，很容造成ESD損傷。
根據(jù)這個(gè)理論晾匠，所以需要一個(gè)單獨(dú)沒(méi)有LDD的器件茶袒，但是需要另外一道ESD implant，打一個(gè)比較深的N+_S/D凉馆，這樣就可以讓那個(gè)尖角變圓而且離表面很遠(yuǎn)薪寓。優(yōu)點(diǎn)：明顯提高ESD擊穿能力(>4kV)。
缺點(diǎn)：額外的MOS的Gate就必須很長(zhǎng)澜共，因?yàn)橐乐勾┩?punchthrough)向叉，而且因?yàn)槠骷l(fā)生變化，所以需要單獨(dú)提取器件的SPICE Model嗦董。
（2）接觸孔(contact)的ESD implant
在LDD器件的N+漏極的孔下面打一個(gè)P+的硼母谎，而且深度要超過(guò)N+漏極(drain)的深度，這樣就可以讓原來(lái)Drain的擊穿電壓降低(8V-->6V)京革，所以可以在LDD尖角發(fā)生擊穿之前先從Drain擊穿導(dǎo)走從而保護(hù)Drain和Gate的擊穿奇唤。
優(yōu)點(diǎn)：器件尺寸保持不變幸斥，且MOS結(jié)構(gòu)沒(méi)有改變，故不需要重新提取SPICE model咬扇。缺點(diǎn)：只適用于non-silicide制程甲葬。
（3）SAB (SAlicide Block)
一般為了降低MOS的互連電容，會(huì)使用silicide/SAlicide制程懈贺，但是器件如果工作在輸出端经窖，器件的負(fù)載電阻會(huì)變低，外界ESD電壓將會(huì)全部加載在LDD和Gate結(jié)構(gòu)之間很容易擊穿損傷梭灿，所以在輸出級(jí)的MOS的Silicide/Salicide通常會(huì)用SAB(SAlicide Block)光罩擋住RPO画侣，不要形成silicide，增加一個(gè)photo layer胎源。
優(yōu)點(diǎn)：ESD電壓可以從1kV提高到4kV棉钧。
缺點(diǎn)：成本高。
（4）串聯(lián)電阻法：原理類(lèi)似第三種(SAB)增加電阻法涕蚤，串聯(lián)一個(gè)電阻(比如Rs_NW宪卿，或者HiR，等)万栅，這樣也達(dá)到了SAB的方法佑钾。
優(yōu)點(diǎn)：成本低。
7烦粒、設(shè)計(jì)上的ESD——實(shí)操部分
（1）原理：以NMOS為例休溶，原理都是Gate關(guān)閉狀態(tài)，Source/Bulk的PN結(jié)本來(lái)是短接0偏扰她，當(dāng)I/O端有大電壓時(shí)兽掰，則Drain/Bulk PN結(jié)雪崩擊穿，瞬間bulk有大電流與襯底電阻形成壓差導(dǎo)致Bulk/Source的PN正偏徒役，所以這個(gè)MOS的寄生橫向NPN管進(jìn)入放大區(qū)(發(fā)射結(jié)正偏,集電結(jié)反偏)孽尽，所以呈現(xiàn)Snap-Back特性，起到保護(hù)作用忧勿。PMOS同理推導(dǎo)杉女。
（2）具體做法：一般都是把Gate/Source/Bulk短接在一起，把Drain結(jié)在I/O端承受ESD的浪涌(surge)電壓鸳吸，NMOS稱(chēng)之為GGNMOS (Gate-Grounded NMOS)熏挎，PMOS稱(chēng)之為GDPMOS (Gate-to-Drain PMOS)。
（3）問(wèn)題一：怎么觸發(fā)BJT晌砾？
必須有足夠大的襯底電流坎拐，現(xiàn)在普遍采用的多指交叉并聯(lián)結(jié)構(gòu)(multi-finger)。
缺點(diǎn)：基區(qū)寬度增加，放大系數(shù)減小廉白，Snap-back不容易開(kāi)啟个初。而且隨著finger數(shù)量增多乖寒，會(huì)導(dǎo)致每個(gè)finger之間的均勻開(kāi)啟變得很困難猴蹂。
解決方法：
①利用SAB(SAlicide-Block)在I/O的Drain上形成一個(gè)高阻的non-Silicide區(qū)域，使得漏極方塊電阻增大楣嘁，而使得ESD電流分布更均勻磅轻，從而提高泄放能力褥琐。
②增加一道P-ESD (Inner-Pickup imp踏枣，類(lèi)似上面的接觸孔P+ ESD imp)，在N+Drain下面打一個(gè)P+皮官，降低Drain的雪崩擊穿電壓叭爱。
8撮躁、常見(jiàn)是ESD設(shè)計(jì)方法
（1）電阻分壓
（2）二極管
（3）MOS管
（4）寄生BJT
（5）SCR(PNPN structure)
以上內(nèi)容來(lái)源：
https://m.sohu.com/a/125038455_468626/?pvid=000115_3w_a
綜上，該驅(qū)動(dòng)電路選擇MOS管驅(qū)動(dòng)买雾，在I/O口的輸出端用三極管/光耦過(guò)渡一下把曼。輸入電路設(shè)計(jì)選擇：雙向保護(hù)電路。輸出電路設(shè)計(jì)選擇：推免式TTL/CMOS器件耦合方式電路漓穿。無(wú)需要加靜電保護(hù)電路嗤军。
REALSENSE產(chǎn)品
多攝像頭配置- D400系列立體攝像頭
1、介紹
多深度傳感器實(shí)時(shí)捕捉晃危。首先叙赚，將深度傳感器向內(nèi)配置，允許同時(shí)捕獲物體的正面和背面僚饭，從而可以實(shí)時(shí)捕獲物體的整個(gè)表面體積震叮；然后將深度傳感器向外配置，創(chuàng)建一個(gè)具有更寬視場(chǎng)(FOV)的深度傳感器系統(tǒng)鳍鸵，可用于捕獲向前和向后的深度苇瓣。
特點(diǎn)：當(dāng)深度傳感器在視場(chǎng)重疊時(shí)，它們不會(huì)受到任何顯著的干擾权纤，并且它們都可以在相同的時(shí)間和幀速率下進(jìn)行硬件同步捕獲钓简。
所以，這種復(fù)合FOV配置適用于自主機(jī)器人汹想、無(wú)人機(jī)和車(chē)輛外邓，以及需要持續(xù)分析廣泛周?chē)鷧^(qū)域的安全系統(tǒng)。
2古掏、相機(jī)連接
多個(gè)攝像頭可以連接到一臺(tái)PC上损话，并將能夠傳輸獨(dú)立的數(shù)據(jù)。然而，如果需要硬件同步它們丧枪，以便它們以完全相同的時(shí)間和速率捕獲光涂，則需要通過(guò)同步電纜連接攝像機(jī)，并且需要在軟件中配置具有單個(gè)主(或外部生成的同步信號(hào))和多個(gè)從拧烦。連接器端口可以在攝像機(jī)上找到忘闻，并且需要組裝電纜。在最簡(jiǎn)單的設(shè)計(jì)中恋博，基本上只有兩條電纜需要從主設(shè)備連接到從設(shè)備齐佳。
適用范圍：相機(jī)之間的距離相對(duì)較小，約小于3米债沮，推薦使用屏蔽雙絞線進(jìn)行無(wú)源互連炼吴。
注：電阻器和電容器必須靠近連接器
對(duì)于更長(zhǎng)的連接，有源電路可以保證信號(hào)的完整性和ESD保護(hù)疫衩。其中一個(gè)例子是使用RS-485/RS-422收發(fā)器硅蹦，如下所示。
該電路采用RJ-45以太網(wǎng)跳線傳輸兩個(gè)模塊之間的同步信號(hào)闷煤。J3跳線童芹，使一個(gè)相機(jī)是主(發(fā)射器)另一個(gè)從(接收器)。與被動(dòng)解決方案類(lèi)似曹傀，多個(gè)從機(jī)可以在多點(diǎn)或星型配置中連接到一個(gè)主機(jī)辐脖。插拔線段可以使用RJ-45模塊化分配器連接。
值得注意的是皆愉，如果不采取適當(dāng)?shù)拇胧┦燃郏^察到ESD/EMI事件(例如:靜電)可能導(dǎo)致幀計(jì)數(shù)器復(fù)位，即使流將繼續(xù)幕庐。對(duì)于深度同步久锥，這個(gè)計(jì)數(shù)器復(fù)位可以忽略不計(jì)。然而异剥，在某些情況下瑟由，第三個(gè)彩色成像儀(RGB相機(jī))被觀察到在這些ESD事件中凍結(jié)。在相同的條件下冤寿，D435被觀察到對(duì)這個(gè)問(wèn)題比D415更健壯歹苦。
