前言

本系列文章統(tǒng)一圍繞STM32F103C8T6最小系統(tǒng)開發(fā)板進(jìn)行記錄滞欠，如涉及其他開發(fā)板將會(huì)特別說明。

GPIO基本概念

GPIO（General-purpose Inputs/Outputs，通用輸入輸出口）吴裤，可以連接外設(shè)進(jìn)行數(shù)據(jù)的傳輸或進(jìn)行控制哨查，也可以作為信號(hào)輸入口接收信息究驴。
STM32F103C8T6采用 LQFP48 方式封裝爷怀，一共擁有 37 個(gè) I/O 引腳阻肩，所有 I/O 接口可以映像到 16 個(gè)外部中斷，并且大部份端口都可以可以兼容 5V 信號(hào)霉撵。

GPIO引腳基本電路

每個(gè)GPIO引腳都包含以下基本電路結(jié)構(gòu)磺浙，以實(shí)現(xiàn)不同功能：

GPIO引腳電路結(jié)構(gòu)

其中：

1. 二極管保護(hù)電路：防止外部輸入引腳的信號(hào)電平過高造成芯片燒毀。
2. TTL肖特基觸發(fā)器：將經(jīng)過的模擬信號(hào)轉(zhuǎn)換為0/1的二進(jìn)制數(shù)字信號(hào)徒坡，輸入到輸入數(shù)據(jù)寄存器中撕氧。
3. 由PMOS管和NMOS管組成GPIO輸出控制電路，控制推挽/開漏輸出喇完。

GPIO端口工作模式模式

GPIO端口的每個(gè)引腳可以分別配置成多種模式：

• 浮空輸入(GPIO_Mode_IN_FLOATING)
• 上拉輸入(GPIO_Mode_IPU)
• 下拉輸入(GPIO_Mode_IPD)
• 模擬輸入(GPIO_Mode_AIN)
• 推挽輸出(GPIO_Mode_Out_PP)
• 開漏輸出(GPIO_Mode_Out_OD)
• 推挽復(fù)用功能(GPIO_Mode_AF_PP)
• 開漏復(fù)用功能(GPIO_Mode_AF_OD)

浮空輸入

浮空就是邏輯器件與引腳浮在空中伦泥，即不接高電平，也不接低電平锦溪，呈高阻態(tài)不脯，這種設(shè)置在數(shù)據(jù)傳輸時(shí)用的比較多。浮空一般用來做ADC輸入用刻诊，這樣可以減少上下拉電阻對(duì)結(jié)果的影響防楷。

UART的RX口通常配置為輸入浮空模式。

上拉/下拉輸入

將不確定的信號(hào)通過一個(gè)電阻嵌位在高/低電平则涯。

浮空/上拉/下拉輸入

模擬輸入

模擬輸入指傳統(tǒng)方式的輸入复局，數(shù)字輸入指輸入PCM數(shù)字信號(hào)，即0/1的二進(jìn)制數(shù)字信號(hào)粟判。
當(dāng)GPIO引腳作為模擬輸入時(shí)亿昏，信號(hào)不經(jīng)過TTl施密特觸發(fā)器（不會(huì)被分解為0/1的二進(jìn)制數(shù)字信號(hào)）。

如ADC采集電壓信號(hào)時(shí)配置為模擬輸入档礁。

模擬輸入

推挽輸出

引腳信號(hào)切換時(shí)角钩，兩個(gè)MOS管交替導(dǎo)通關(guān)閉。

• 特點(diǎn)：可以直接輸出高低電平呻澜，直接驅(qū)動(dòng)功耗不大的數(shù)字器件递礼。
• 主要用途：一般應(yīng)用在輸出電平為 0 和 3.3 V，功耗不大易迹，且需要高速切換開關(guān)狀態(tài)的場合宰衙。

開漏輸出

處于開漏輸出模式時(shí)，上方的PMOS管處于關(guān)閉狀態(tài)睹欲。

• IO口輸出低電平時(shí)供炼，NMOS管導(dǎo)通，輸出為低電平窘疮。
• IO口輸出高電平時(shí)袋哼，NMOS管關(guān)閉，輸出既不為高電平也不為低電平闸衫，呈現(xiàn)高阻態(tài)涛贯。必須外接上拉電阻才能輸出高電平

開漏輸出常用于IIC這種總線電路，以及需要額外上拉電阻進(jìn)行電平匹配的電路中蔚出。

推挽/開漏輸出

復(fù)用推挽/開漏輸出

如果把端口配置成復(fù)用輸出功能弟翘，則引腳和輸出寄存器斷開虫腋，并和片上外設(shè)的輸出信號(hào)連接。

如USART的TX端稀余、通用定時(shí)器輸出比較的IO口常配置為復(fù)用推挽輸出悦冀。

復(fù)用推挽/開漏輸出

GPIO寄存器

• 端口配置低寄存器(GPIOx_CRL)：配置低八位IO口的輸入輸出模式信息。
• 端口配置高寄存器(GPIOx_CRH)：配置高八位IO口的輸入輸出模式信息睛琳。
• 端口輸入數(shù)據(jù)寄存器(GPIOx_IDR)：讀取對(duì)應(yīng)16位IO口的電平狀態(tài)（只讀）盒蟆。
• 端口輸出數(shù)據(jù)寄存器(GPIOx_ODR)：對(duì)相應(yīng)16位IO口寫入電平狀態(tài)進(jìn)行輸出（可讀可寫）。
• 端口位設(shè)置/清除寄存器(GPIOx_BSRR)：分別地對(duì)各個(gè)IO口進(jìn)行獨(dú)立的設(shè)置/清除（只能寫入）
• 端口位清除寄存器(GPIOx_BRR)：對(duì)相應(yīng)的IO口寫1會(huì)將其置為低電平师骗，寫0無變化历等。
• 端口配置鎖定寄存器(GPIOx_LCKR)：鎖定對(duì)應(yīng)IO口，此時(shí)無法配置該位的模式辟癌。

為什么GPIO已經(jīng)有了ODR寄存器還要有BSRR寄存器寒屯？

• 如果操作ODR寄存器，需要先讀出ODR寄存器黍少，然后修改相應(yīng)的位的值浩螺，再寫回ODR，分為3步仍侥。
• BSRR寄存器設(shè)置位要出，只需要對(duì)相應(yīng)的設(shè)置或復(fù)位的位直接寫1，其他位寫0（BSRR只對(duì)寫1有效农渊，寫0無意義患蹂，不影響原先位的電平），可以直接一步到位砸紊。

這個(gè)在實(shí)時(shí)操作系統(tǒng)和中斷會(huì)有比較大的意義传于，如果使用ODR寄存器，可能在讀取ODR的值后醉顽，被其他優(yōu)先級(jí)更高的操作打斷（該高優(yōu)先級(jí)的操作可能也操作了相應(yīng)ODR）沼溜，等到高優(yōu)先級(jí)操作完成后再返回接著設(shè)置ODR，可能這個(gè)過程中ODR的值已經(jīng)改變游添，若我們重新寫入ODR系草，會(huì)覆蓋更高優(yōu)先級(jí)配置的值。

AFIO基本概念與原理

AFIO：Alternate Fuction Input Output唆涝，復(fù)用功能輸入輸出接口找都。

• 引腳重映射：一個(gè)外設(shè)的引腳除了具有默認(rèn)的端口外，還可以通過設(shè)置重映射寄存器的方式廊酣，把這個(gè)外設(shè)的引腳映射到其它端口能耻。

• 優(yōu)點(diǎn)：

  • 充分利用片內(nèi)資源
  • 方便PCB設(shè)計(jì)，減少信號(hào)交叉干擾
  • 分時(shí)復(fù)用某些外設(shè)，虛擬地增加了端口數(shù)目

• 復(fù)用類型：

  • 默認(rèn)復(fù)用：只需開啟相應(yīng)外設(shè)功能時(shí)鐘晓猛，無需開啟AFIO時(shí)鐘饿幅。如PA9，PA10默認(rèn)復(fù)用為USART1的TX戒职，RX引腳
  • 重映射：需要開啟相應(yīng)外設(shè)功能時(shí)鐘诫睬，并且開啟AFIO時(shí)鐘。一個(gè)引腳在一個(gè)時(shí)間段內(nèi)只能使用一個(gè)外設(shè)功能帕涌！