7.某cpu的主頻為10mhz刻炒，若已知每個(gè)機(jī)器周期平均包含4個(gè)時(shí)鐘周期亿眠，該機(jī)的平均指令執(zhí)行速度為1mips，試求該機(jī)的平均指令周期及每個(gè)指令周期含幾個(gè)機(jī)器周期悬荣？若改用時(shí)鐘周期為0.4us的cpu芯片错洁，則計(jì)算機(jī)的平均執(zhí)行速度為多少mips秉宿？若要得到平均每秒80萬(wàn)次的指令執(zhí)行速度，則應(yīng)采用主頻為多少的cpu芯片屯碴？
時(shí)鐘周期是用主頻的倒數(shù)也就是100ns
機(jī)器周期也即是四倍400ns
平均指令周期就是1us
用這個(gè)除去400ns就是2.5個(gè)
如果改變描睦，那么周期變短，此時(shí)的機(jī)器周期是變成了四倍导而，也就是1.6us
那么此時(shí)指令執(zhí)行速度就是四分之一
0.25mips
若是每秒80萬(wàn)次忱叭，就是1/0.8nips=1.25us
機(jī)器周期為0.5us
時(shí)鐘周期為0.125us
主頻是8mhz（其實(shí)就是變成0.8倍就行了）
13.設(shè)cpu內(nèi)部結(jié)構(gòu)如圖9.4所示，此外還設(shè)有r1-r44個(gè)寄存器今艺，它們各自的輸入和輸出端都與內(nèi)部總線相通韵丑，并分別受控制信號(hào)控制（如r2位寄存器r2的輸入控制，r2為寄存器r2的輸出控制）要求從取指令開(kāi)始洼滚，寫(xiě)出完成下列指令所需的全部微操作和控制信號(hào)
pc->mar
1->r
pc+1->pc
mdr->ir
r2o->y
r4o->mar
1->r
(Y)+(MAR)->z
z->r2
pc->mar
1->r
pc+1->pc
mdr->ir
M(MDR)->MAR
1->r
r1o->y
(y)-(mdr)->z
z->r1
14.設(shè)單總線計(jì)算機(jī)結(jié)構(gòu)如圖9.5所示埂息，其中m為主存，xr為變址寄存器遥巴，ear為有效地址寄存器，latch為鎖存器享幽，假設(shè)指令地址已存于pc中铲掐，劃出“l(fā)da*d”和“sub x，d”指令周期信息流程圖值桩，并列出相應(yīng)的控制信號(hào)序列
pc->bus->mar
m(mar)->mdr
mdr->bus->ir
op(ur)->cu
pc+1->pc
pc+d(ir)->ear
ear->bus->,ar
m(mar)->mdr
mdr->bus->acc
pc->bus->mar
m(mar)->mdr
mdr->bus->ir
op(ur)->cu
pc+1->pc
sr+d(ir)->ear
ear->bus->mar
m(mar)->mdr
acc-madr->latch
latch->bus->acc
