1.說到加法器走敌，就不得不說一下半加器和全加器了，半加器和全加器都可以實現(xiàn)加法的運算颜阐，凡是在電路中需要通過加減計算的平窘，都可以用加法器來實現(xiàn)，可是半加器和全加器有什么異同點呢凳怨？
相同點：兩者都可以進行加法運算瑰艘，且一個半加器或者一個全加器只能進行一位二進制數(shù)的計算。
不同點：半加器進行加法計算時只考慮本位的兩個數(shù)字的相加肤舞，沒有進位紫新，而全加器進行加法計算時，有從低位向高位進位的進位輸入c_in萨赁，全加器一般是由3個輸入，兩個輸構(gòu)成兆龙！
2.加法器是怎么進行加法計算的呢杖爽？
一個全加器只能進行一位數(shù)的加法運算，要想進行多位數(shù)的數(shù)據(jù)相加紫皇，一般通過將多個加法器相互串聯(lián)慰安，手拉手構(gòu)成，相鄰低位的進位輸出接到相鄰高位的進位輸入聪铺，依次類推化焕，實現(xiàn)多位二進制數(shù)的加法器！
3.用Verilog HDL設(shè)計一個4位的全加器铃剔，并用Modelsim驗證它的正確性：
![]()
4位全加器
4位全加器
描述加法功能時候撒桨，利用拼接運算符，之所以把進位輸出（c_out）拼接到和（sum）的最高位键兜，因為最終計算的進位只能由低位向高位進行進位
