▲ 點擊關(guān)注，每日推送不同角度的科技解讀
eFPGA 發(fā)展歷程 高性能運算 服務(wù)器
機(jī)器學(xué)習(xí) 降功耗 減延遲
共計 2592 字 | 建議閱讀時間 5 分鐘
未來FPGA應(yīng)用在高性能計算、數(shù)據(jù)中心祭饭、人工智能中將越來越廣泛瓮床。隨著云計算和網(wǎng)絡(luò)帶寬的發(fā)展盹舞，CPU協(xié)處理器將會是FPGA的一個新的增長點。
前不久隘庄，美國《連線（Wired）》雜志報道了微軟在數(shù)據(jù)中心中使用FPGA技術(shù)做加速踢步。**必應(yīng)搜索引擎**在使用FPGA技術(shù)后，在網(wǎng)頁排名上獲得了30倍的性能提升丑掺。同時在該文章中获印，Intel執(zhí)行副總裁Diane Bryant透露，Intel之所以收購Altera街州，就是因為這個項目兼丰。她估計，到2020年有1/3的服務(wù)器都會采用FPGA做加速唆缴。
另一篇文章指出鳍征，谷歌為機(jī)器學(xué)習(xí)設(shè)計的TPU專用加速芯片，其上便設(shè)計了專用接口使FPGA能夠用于數(shù)據(jù)中心計算琐谤。因此蟆技，未來FPGA應(yīng)用在**高性能計算**、**數(shù)據(jù)中心**斗忌、**人工智能**等領(lǐng)域?qū)絹碓綇V泛质礼。
FPGA正在經(jīng)歷第三個發(fā)展階段：其增長將由CPU協(xié)處理器來主導(dǎo)
FPGA目前正在經(jīng)歷第三個發(fā)展階段。**第一個階段**（80年代到90年代中期）织阳，F(xiàn)PGA主要用于實現(xiàn)TTL膠合邏輯眶蕉。這時，其速度很慢唧躲，市場總量從0增長到5億美元造挽。**第二個階段**（90年代中期到2015年）是互聯(lián)網(wǎng)時代碱璃，F(xiàn)PGA被用于在路由器/交換機(jī)中做ASIC連接，這時饭入，由于工藝進(jìn)步嵌器，F(xiàn)PGA變得更大拼坎、更快痘儡、更便宜，市場容量也由5億美元增長到50億美元萌腿。
第三個階段（從2016年開始）乾忱，F(xiàn)PGA增長將由CPU協(xié)處理器來主導(dǎo)讥珍，其主要應(yīng)用包括：CPU數(shù)據(jù)中心加速（加解密、壓縮解壓縮窄瘟、深度包檢查衷佃、無架構(gòu)搜索、機(jī)器學(xué)習(xí)和人工智能）蹄葱，靈活的軟件定義網(wǎng)絡(luò)（SDN）氏义，以及無線基礎(chǔ)設(shè)施（5G）。這個階段新蟆，市場容量將會更大觅赊。為此右蕊，總部設(shè)在美國硅谷的一家FPGA公司——Achronix琼稻，開發(fā)了全新概念的嵌入式FPGA（embedded FPGA，eFPGA）IP產(chǎn)品饶囚。在FPGA發(fā)展的第三個階段帕翻，eFPGA將會有很大需求。
圖1：Achronix公司總裁兼首席執(zhí)行官Robert Blake（左）萝风，Achronix公司亞太區(qū)總經(jīng)理羅煒亮（右）嘀掸。
**
Achronix公司總裁兼首席執(zhí)行官RobertBlake介紹說，Achronix成立于美國康奈爾大學(xué)（美國東海岸非常有名的常春藤聯(lián)盟之一）规惰。該公司由一些工程師和教授建立睬塌，旨在開發(fā)非常高速的FPGA。Achronix隨后將總部遷到了美國硅谷歇万，其間也研發(fā)了幾代FPGA產(chǎn)品揩晴。比如，該公司Speedster22i是一款高端FPGA贪磺，它是基于Intel 22nm技術(shù)制造的硫兰。
該公司新的Speedcore eFPGA IP產(chǎn)品是一款高端FPGA內(nèi)核，可以讓客戶將其嵌入到他們自己的ASIC SoC產(chǎn)品中做加速寒锚。
Speedcore是基于22nmSpeedster22i獨立式FPGA產(chǎn)品設(shè)計的劫映。它具備FPGA的靈活性违孝，相比FPGA器件，具有如下顯著優(yōu)勢：互聯(lián)帶寬增加10倍泳赋，互聯(lián)延遲減小至1/10雌桑，功耗降低50%，成本降低90%祖今。
Blake先生透露筹燕，Achronix雖然今天才公布這項技術(shù)，但在3年前就開始了這項開發(fā)衅鹿，并且也已經(jīng)有客戶在應(yīng)用這個技術(shù)了撒踪。該公司有3種產(chǎn)品，除了Speedcore eFPGA和Speedster22i（獨立式FPGA產(chǎn)品大渤，已量產(chǎn)3年制妄，明年將發(fā)布下一代產(chǎn)品）外，還包括基于Speedster22i的Accelerator-6D PCIe加速卡泵三。
現(xiàn)在CPU正在向多核發(fā)展耕捞，增加核數(shù)可以同時處理多個功能，但是性能并不是隨著CPU的核數(shù)成比例增長烫幕，它的收益會降低俺抽。如果將eFPGA嵌入到SoC中來與CPU連接，因為FPGA是并行運算较曼，所以能夠幫助CPU并行處理這些業(yè)務(wù)磷斧。由于數(shù)據(jù)中心處理的業(yè)務(wù)量越來越大，eFPGA便能在其中幫助卸載許多任務(wù)捷犹，Blake先生指出弛饭。
圖2：將eFPGA嵌入到SoC中與CPU連接，能夠幫助CPU并行處理多個業(yè)務(wù)萍歉。
**
ASIC中已集成各種IP侣颂，為何不把FPGA也嵌入到其中？
從ASIC的發(fā)展歷史看枪孩，ASIC最開始只是邏輯資源憔晒，但是后來集成了越來越多的功能，如存儲器蔑舞、鎖相環(huán)拒担、高端收發(fā)器、CPU斗幼、DSP等等澎蛛。有這么多的IP集成到ASIC當(dāng)中，那么為什么嵌入式FPGA IP不能放在其中蜕窿？Blake先生表示谋逻，其原因有二：1呆馁，市場上沒有人愿意提供這個技術(shù)；2毁兆，這個技術(shù)太貴浙滤。
要想在eFPGA領(lǐng)域成功的話，需要具備兩個重要因素：1气堕，要有FPGA專長纺腊，包括設(shè)計FPGA的能力和經(jīng)驗，要有很好的軟件去做布線布局茎芭，要有許多的客戶經(jīng)驗揖膜；2，要知道eFPGA IP如何與SoC集成梅桩。另外壹粟，F(xiàn)PGA設(shè)計需要有好的軟件。Achronix提供全功能的ACE（Achronix CAD Environment）工具宿百，從綜合直到編程到芯片中趁仙，并且在不斷地優(yōu)化和增強(qiáng)。
圖3：Achronix提供全功能的ACE工具垦页。
**
**
圖4：ACE在不斷加強(qiáng)雀费。
Achronix在設(shè)計Speedster22i獨立式FPGA時在美國硅谷和印度班加羅爾有兩個團(tuán)隊，分別負(fù)責(zé)開發(fā)FPGA內(nèi)核和SoC（FPGA周邊集成第三方IP）痊焊。
圖5：Speedster22i獨立式FPGA設(shè)計盏袄，美國硅谷和印度班加羅爾有兩個團(tuán)隊，分別負(fù)責(zé)開發(fā)FPGA內(nèi)核和SoC宋光。
eFPGA到底能實現(xiàn)哪些好處貌矿？
對于FPGA來說炭菌，F(xiàn)PGA內(nèi)核和周邊邏輯的尺寸各占一半罪佳。如果能夠?qū)PGA放在SoC中，其周邊邏輯（IO）便可以省去（因為SoC中含有）黑低，而且也能節(jié)省成本赘艳。PCB上省去了FPGA，因此尺寸可以減少克握，層數(shù)可以減少（高端FPGA連接到SoC蕾管，在電路板上會需要很多層），可改善信號完整性問題（FPGA和SoC用高速SerDes連接菩暗，設(shè)計信號完整性需要花很多工夫）掰曾，F(xiàn)PGA外圍元器件（電容、電源調(diào)節(jié)器等）可以省去停团。
圖6：eFPGA降低芯片尺寸和系統(tǒng)成本旷坦。
**
外部IO的功耗可以大幅減少掏熬。購買獨立的FPGA不可能做到邏輯資源恰好滿足設(shè)計需求，而eFPGA可以實現(xiàn)定制化設(shè)計秒梅，功耗也能相應(yīng)減少旗芬。
從成本來看，電路板的層數(shù)減少捆蜀，成本相應(yīng)減少疮丛。由于是客戶自己制作，F(xiàn)PGA裸片的成本及FPGA廠商的利潤（FPGA廠商的利潤都不錯）也可以省去辆它。
圖7：eFPGA降低系統(tǒng)功耗以及成本誊薄。
另外，在延遲方面锰茉，因為傳統(tǒng)的獨立式FPGA采用高速SerDes收發(fā)器轉(zhuǎn)接時需要經(jīng)過很多的協(xié)議暇屋、軟件和封裝，所以需要很長時間洞辣。如果將FPGA嵌入到SoC中咐刨，接口將會非常簡單，延遲可以大幅減少——2ns（1個時鐘周期）或0ns（0個時鐘周期扬霜，不經(jīng)過寄存器）定鸟。
圖8：獨立式FPGA對Speedcore eFPGA。
下圖為Speedcore eFPGA和競爭對手中端器件（Xilinx XCKU025著瓶、Altera GX160）作比較联予。因為獨立式FPGA管腳數(shù)受制于封裝，eFPGA可以實現(xiàn)10倍接口帶寬材原。eFPGA的延遲也從外掛式FPGA的大約30ns到50ns得到顯著降低沸久，因此非常適用于高性能計算、數(shù)據(jù)中心硬件加速等（帶寬余蟹、性能卷胯、功耗都有很大提升）。
圖9：SpeedcoreeFPGA相比競爭對手中端器件可實現(xiàn)10倍接口帶寬和更低延遲威酒。
怎樣將eFPGA成功應(yīng)用到客戶方窑睁？
那么，怎樣才能將eFPGA成功應(yīng)用到客戶方葵孤？Blake先生表示担钮，雖然這個產(chǎn)品現(xiàn)在才發(fā)布，但該公司已經(jīng)做了3年開發(fā)尤仍，并已將其用到幾個客戶那邊箫津。
他表示，Achronix會根據(jù)客戶定制化的需求，如需要多少資源苏遥、什么工藝送挑，提供固定IP（包括GDSII、仿真文件等）以及軟件（根據(jù)IP來定）暖眼。
Speedcore eFPGA最開始是采用的臺積電16nm FF工藝惕耕。如果客戶需要新的工藝或Foundry廠商，Achronix需要4到6個月進(jìn)行轉(zhuǎn)移诫肠。但是如果定下了工藝司澎，如果客戶需要不同資源，幾周就可提供栋豫。之所以能夠這么快速提供挤安，是因為在定義時，所有資源都采用的是模塊化設(shè)計（一列一列的）丧鸯，可以很快將它們拼接在一起蛤铜。比如做5G設(shè)計需要有更多DSP，那就多給幾列DSP丛肢；做高性能計算需要更多存儲器围肥，則可以多給一些存儲資源。
圖10：SpeedcoreeFPGA所有資源都采用模塊化設(shè)計蜂怎，可以很方便地拼接穆刻。
另外，Achronix使用標(biāo)準(zhǔn)的IP產(chǎn)品商業(yè)模式供貨（類似于ARM）杠步，具體包括：授權(quán)許可Speedcore技術(shù)氢伟；對使用Speedcore IP的器件按出貨量收取知識產(chǎn)權(quán)使用費；對ACE設(shè)計工具進(jìn)行維護(hù)幽歼。
**
