姓名 ?? 張立澤 學號：16020188014? 轉載自：http://bbs.eeworld.com.cn/drycargo/show.php?tid=592648&tdsourcetag=s_pcqq_aiomsg

【嵌牛導讀】：有些PCB設計的絕招习寸，掌握了將少走更多彎路

【嵌牛鼻子】：PCB設計

【嵌牛提問】：如何更好的制造PCB胶惰？

【嵌牛正文】：

首先我們還是先介紹下概念，總是聽說PCB霞溪，那到底什么是PCB孵滞，其實PCB是Printed Circuit Board 的縮寫，又被稱為印刷電路板鸯匹，它可以實現(xiàn)電子元器件間的線路連接和各種功能坊饶，也是電源電路設計中重要的組成部分。接下來我將介紹這三點絕招（也許算不上絕招殴蓬，但是絕對是良心總結的好經(jīng)驗）匿级。拿走不謝(￣_,￣ )~~

絕招一：元件布局

按電路模塊進行布局，實現(xiàn)同一功能的相關電路稱為一個模塊染厅，電路模塊中的元件應采用就近集中原則痘绎，同時數(shù)字電路和模擬電路分開;

定位孔、標準孔等非安裝孔周圍1.27mm 內(nèi)不得貼裝元糟秘、器件简逮，螺釘?shù)劝惭b孔周圍3.5mm(對于M2.5)、4mm(對于M3)內(nèi)不得貼裝元器件;

臥裝電阻尿赚、電感(插件)、電解電容等元件的下方避免布過孔蕉堰，以免波峰焊后過孔與元件殼體短路;

元器件的外側距板邊的距離為5mm;

貼裝元件焊盤的外側與相鄰插裝元件的外側距離大于2mm;

金屬殼體元器件和金屬件(屏蔽盒等)不能與其它元器件相碰凌净，不能緊貼印制線、焊盤屋讶，其間距應大于2mm冰寻。定位孔、緊固件安裝孔皿渗、橢圓孔及板中其它方孔外側距板邊的尺寸大于3mm;

發(fā)熱元件不能緊鄰導線和熱敏元件;高熱器件要均衡分布;

電源插座要盡量布置在印制板的四周斩芭，電源插座與其相連的匯流條接線端應布置在同側轻腺。特別應注意不要把電源插座及其它焊接連接器布置在連接器之間，以利于這些插座划乖、連接器的焊接及電源線纜設計和扎線贬养。電源插座及焊接連接器的布置間距應考慮方便電源插頭的插拔;

其它元器件的布置：所有IC元件單邊對齊，有極性元件極性標示明確琴庵，同一印制板上極性標示不得多于兩個方向误算，出現(xiàn)兩個方向時，兩個方向互相垂直;

板面布線應疏密得當迷殿，當疏密差別太大時應以網(wǎng)狀銅箔填充儿礼，網(wǎng)格大于8mil(或0.2mm);

貼片焊盤上不能有通孔，以免焊膏流失造成元件虛焊庆寺。重要信號線不準從插座腳間穿過;

貼片單邊對齊蚊夫，字符方向一致，封裝方向一致;

有極性的器件在以同一板上的極性標示方向盡量保持一致懦尝。

絕招二：元件布線

畫定布線區(qū)域距PCB板邊≤1mm的區(qū)域內(nèi)这橙，以及安裝孔周圍1mm內(nèi)，禁止布線;

電源線盡可能的寬导披，不應低于18mil;信號線寬不應低于12mil;cpu入出線不應低于10mil(或8mil);線間距不低于10mil;

正常過孔不低于30mil;

雙列直插：焊盤60mil屈扎，孔徑40mil;1/4W電阻：51*55mil(0805表貼);直插時焊盤62mil，孔徑42mil;無極電容：51*55mil(0805表貼);直插時焊盤50mil撩匕，孔徑28mil;

注意電源線與地線應盡可能呈放射狀鹰晨，以及信號線不能出現(xiàn)回環(huán)走線。

絕招三：性能優(yōu)化在研制帶處理器的電子產(chǎn)品時止毕，如何提高抗干擾能力和電磁兼容性以優(yōu)化性能呢?這里還要放大招給和你了模蜡！

特別需要注意電磁干擾的系統(tǒng)：

(1) 微控制器時鐘頻率特別高，總線周期特別快的系統(tǒng)扁凛。

(2) 系統(tǒng)含有大功率忍疾，大電流驅動電路，如產(chǎn)生火花的繼電器谨朝，大電流開關等卤妒。

(3) 含微弱模擬信號電路以及高精度A/D變換電路的系統(tǒng).

提高系統(tǒng)電磁干擾能力：

(1) 選用頻率低的微控制器：選用外時鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波字币，方波中的高頻成份比正弦波多得多则披。雖然方波的高頻成份的波的幅度，比基波小洗出，但頻率越高越容易發(fā)射出成為噪聲源士复，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時鐘頻率的3倍

(2) 減小信號傳輸中的畸變微控制器主要采用高速CMOS技術制造。信號輸入端靜態(tài)輸入電流在1mA左右翩活，輸入電容10PF左右阱洪，輸入阻抗相當高爷辙，高速CMOS電路的輸出端都有相當?shù)膸лd能力突颊，即相當大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端，反射問題就很嚴重落恼，它會引起信號畸變枉长，增加系統(tǒng)噪聲至非。當Tpd》Tr時羞芍，就成了一個傳輸線問題，必須考慮信號反射魂毁，阻抗匹配等問題玻佩。信號在印制板上的延遲時間與引線的特性阻抗有關，即與印制線路板材料的介電常數(shù)有關席楚∫Т蓿可以粗略地認為，信號在印制板引線的傳輸速度烦秩，約為光速的1/3到1/2之間垮斯。微控制器構成的系統(tǒng)中常用邏輯電話元件的Tr(標準延遲時間)為3到18ns之間。在印制線路板上只祠，信號通過一個7W的電阻和一段25cm長的引線兜蠕，線上延遲時間大致在4~20ns之間。也就是說抛寝，信號在印刷線路上的引線越短越好熊杨，最長不宜超過25cm。而且過孔數(shù)目也應盡量少盗舰，最好不多于2個晶府。當信號的上升時間快于信號延遲時間，就要按照快電子學處理钻趋。此時要考慮傳輸線的阻抗匹配川陆，對于一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現(xiàn)Td》Trd的情況蛮位，印刷線路板越大系統(tǒng)的速度就越不能太快较沪。用以下結論歸納印刷線路板設計的一個規(guī)則：信號在印刷板上傳輸，其延遲時間不應大于所用器件的標稱延遲時間土至。

(3) 減小信號線間的交互干擾：A點一個上升時間為Tr的階躍信號通過引線AB傳向B端购对。信號在AB線上的延遲時間是Td。在D點陶因，由于A點信號的向前傳輸，到達B點后的信號反射和AB線的延遲垂蜗，Td時間以后會感應出一個寬度為Tr的頁脈沖信號楷扬。在C點解幽，由于AB上信號的傳輸與反射，會感應出一個寬度為信號在AB線上的延遲時間的兩倍烘苹，即2Td的正脈沖信號躲株。這就是信號間的交互干擾。干擾信號的強度與C點信號的di/at有關镣衡，與線間距離有關霜定。當兩信號線不是很長時，AB上看到的實際是兩個脈沖的迭加廊鸥。CMOS工藝制造的微控制由輸入阻抗高望浩，噪聲高，噪聲容限也很高惰说，數(shù)字電路是迭加100~200mv噪聲并不影響其工作磨德。若圖中AB線是一模擬信號，這種干擾就變?yōu)椴荒苋萑踢菏印Ｈ缬∷⒕€路板為四層板典挑，其中有一層是大面積的地，或雙面板啦吧，信號線的反面是大面積的地時您觉，這種信號間的交*干擾就會變小。原因是授滓，大面積的地減小了信號線的特性阻抗琳水，信號在D端的反射大為減小。特性阻抗與信號線到地間的介質的介電常數(shù)的平方成反比褒墨，與介質厚度的自然對數(shù)成正比炫刷。若AB線為一模擬信號，要避免數(shù)字電路信號線CD對AB的干擾郁妈，AB線下方要有大面積的地浑玛，AB線到CD線的距離要大于AB線與地距離的2~3倍∝洌可用局部屏蔽地顾彰，在有引結的一面引線左右兩側布以地線。

(4) 減小來自電源的噪聲電源在向系統(tǒng)提供能源的同時胃碾，也將其噪聲加到所供電的電源上涨享。電路中微控制器的復位線，中斷線仆百，以及其它一些控制線最容易受外界噪聲的干擾厕隧。電網(wǎng)上的強干擾通過電源進入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲吁讨。模擬電路中的模擬信號更經(jīng)受不住來自電源的干擾

(5) 注意印刷線板與元器件的高頻特性在高頻情況下髓迎，印刷線路板上的引線，過孔建丧，電阻排龄、電容、接插件的分布電感與電容等不可忽略翎朱。電容的分布電感不可忽略橄维，電感的分布電容不可忽略。電阻產(chǎn)生對高頻信號的反射拴曲，引線的分布電容會起作用争舞，當長度大于噪聲頻率相應波長的1/20時，就產(chǎn)生天線效應疗韵，噪聲通過引線向外發(fā)射兑障。印刷線路板的過孔大約引起0.6pf的電容。一個集成電路本身的封裝材料引入2~6pf電容蕉汪。一個線路板上的接插件流译，有520nH的分布電感。一個雙列直扦的24引腳集成電路扦座者疤，引入4~18nH的分布電感福澡。這些小的分布參數(shù)對于這行較低頻率下的微控制器系統(tǒng)中是可以忽略不計的;而對于高速系統(tǒng)必須予以特別注意。

(6) 元件布置要合理分區(qū)元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題驹马，原則之一是各部件之間的引線要盡量短革砸。在布局上，要把模擬信號部分糯累，高速數(shù)字電路部分算利，噪聲源部分(如繼電器，大電流開關等)這三部分合理地分開泳姐，使相互間的信號耦合為最小

(7)處理好接地線印刷電路板上效拭，電源線和地線最重要∨置耄克服電磁干擾缎患，最主要的手段就是接地。對于雙面板阎肝，地線布置特別講究挤渔，通過采用單點接地法，電源和地是從電源的兩端接到印刷線路板上來的风题，電源一個接點判导，地一個接點嫉父。印刷線路板上，要有多個返回地線骡楼，這些都會聚到回電源的那個接點上熔号，就是所謂單點接地稽鞭。所謂模擬地鸟整、數(shù)字地、大功率器件地開分朦蕴，是指布線分開篮条，而最后都匯集到這個接地點上來。與印刷線路板以外的信號相連時吩抓，通常采用屏蔽電纜涉茧。對于高頻和數(shù)字信號，屏蔽電纜兩端都接地疹娶。低頻模擬信號用的屏蔽電纜伴栓，一端接地為好。對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴重的電路應該用金屬罩屏蔽起來雨饺。

(8) 用好去耦電容钳垮。好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好额港。設計印刷線路板時饺窿，每個集成電路的電源，地之間都要加一個去耦電容移斩。去耦電容有兩個作用：一方面是本集成電路的蓄能電容肚医，提供和吸收該集成電路開門關門瞬間的充放電能;另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感向瓷，它的并行共振頻率大約在7MHz左右肠套，也就是說對于10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用猖任。1uf你稚，10uf電容，并行共振頻率在20MHz以上超升，去除高頻率噪聲的效果要好一些入宦。在電源進入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容室琢。每10片左右的集成電路要加一片充放電電容乾闰，或稱為蓄放電容，電容大小可選10uf盈滴。最好不用電解電容涯肩，電解電容是兩層溥膜卷起來的轿钠，這種卷起來的結構在高頻時表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容病苗。去耦電容值的選取并不嚴格疗垛，可按C=1/f計算;即10MHz取0.1uf，對微控制器構成的系統(tǒng)硫朦，取0.1~0.01uf之間都可以贷腕。

降低噪聲與電磁干擾絕招：

(1) 能用低速芯片就不用高速的，高速芯片用在關鍵地方咬展。

(2) 可用串一個電阻的辦法泽裳，降低控制電路上下沿跳變速率。

(3) 盡量為繼電器等提供某種形式的阻尼

(4) 使用滿足系統(tǒng)要求的最低頻率時鐘破婆。

(5) 時鐘產(chǎn)生器盡量*近到用該時鐘的器件涮总。石英晶體振蕩器外殼要接地。

(6) 用地線將時鐘區(qū)圈起來祷舀，時鐘線盡量短瀑梗。

(7) I/O驅動電路盡量*近印刷板邊，讓其盡快離開印刷板裳扯。對進入印制板的信號要加濾波抛丽，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法嚎朽，減小信號反射铺纽。

(8) MCD無用端要接高，或接地哟忍，或定義成輸出端狡门，集成電路上該接電源地的端都要接，不要懸空锅很。

(9) 閑置不用的門電路輸入端不要懸空其馏，閑置不用的運放正輸入端接地，負輸入端接輸出端爆安。

(10) 印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發(fā)射與耦合叛复。

(11) 印制板按頻率和電流開關特性分區(qū)，噪聲元件與非噪聲元件要距離再遠一些扔仓。

(12) 單面板和雙面板用單點接電源和單點接地褐奥、電源線、地線盡量粗翘簇，經(jīng)濟是能承受的話用多層板以減小電源撬码，地的容生電感。

(13) 時鐘版保、總線呜笑、片選信號要遠離I/O線和接插件夫否。

(14) 模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線叫胁，特別是時鐘凰慈。

(15) 對A/D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交*驼鹅。

(16) 時鐘線垂直于I/O線比平行I/O線干擾小微谓，時鐘元件引腳遠離I/O電纜。

(17) 元件引腳盡量短谤民，去耦電容引腳盡量短堰酿。

(18) 關鍵的線要盡量粗，并在兩邊加上保護地张足。高速線要短要直。

(19) 對噪聲敏感的線不要與大電流坎藐，高速開關線平行为牍。

(20) 石英晶體下面以及對噪聲敏感的器件下面不要走線。

(21) 弱信號電路岩馍，低頻電路周圍不要形成電流環(huán)路碉咆。

(22) 任何信號都不要形成環(huán)路，如不可避免蛀恩，讓環(huán)路區(qū)盡量小疫铜。

(23) 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容双谆。

(24) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容壳咕。使用管狀電容時，外殼要接地顽馋。

上述則是整理的一些良心好經(jīng)驗谓厘，希望這些經(jīng)驗可以為你后期設計研制PCB起到一定幫助。