發(fā)簡信
IP屬地：湖北
-
第七章 UVM中的寄存器模型
7.1 寄存器模型簡介 （1）FRONTDOOR：通過模擬cpu在總線上發(fā)出讀指令谴返，進(jìn)行讀寫操作粘拾。在這個過程中城菊，仿真時間是一直往前走的硫眨。 ...
-
第六章 UVM中的sequence
6.1 sequence基礎(chǔ) 6.2 sequence的仲裁機(jī)制 （1）通過 uvm_do_pri 和 uvm_do_pri_with 改變所產(chǎn)...
-
第五章 UVM驗證平臺的運(yùn)行5.1 phase機(jī)制 （1）UVM中的phase，按照其是否消耗仿真時間（$time打印出的時間）的特性冯遂，可以分成function phase...
-
第四章 UVM中的TLM1.0通信（1）PORT 和 EXPORT 體現(xiàn)的是一種控制流拟枚，在這種控制流中，PORT 具有高優(yōu)先級吼渡，而EXPORT 具有低優(yōu)先級容为，只有高優(yōu)先級的端口才...
-
第三章 UVM基礎(chǔ)3.1 uvm_component與uvm_object 3.1.1 uvm_component派生自uvm_object uvm_object...
-
第二章 一個簡單的UVM驗證平臺2.1 驗證平臺的組成 2.2 只有driver的驗證平臺 2.2.1 最簡單的驗證平臺 class my_driver extends uvm...