240 發(fā)簡信
IP屬地:上海
  • Verilog HDL 第二次實(shí)驗(yàn)

    1.設(shè)計(jì)一個(gè)10進(jìn)制計(jì)數(shù)器,用七段數(shù)碼管顯示計(jì)數(shù)器的數(shù)值蹄梢,以DE2板上1個(gè)撥動(dòng)開關(guān)(switch)作為計(jì)數(shù)器的時(shí)鐘輸入稽亏,開關(guān)每上下?lián)軇?dòng)一次壶冒,相當(dāng)...

  • Verilog HDL 第一次實(shí)驗(yàn)

    1、設(shè)計(jì)一個(gè)鍵值顯示電路截歉,以DE2板上10個(gè)撥動(dòng)開關(guān)(switch)作為輸入胖腾,代表0-9十個(gè)十進(jìn)制數(shù),用七段數(shù)碼管顯示對(duì)應(yīng)的數(shù)值瘪松。 module...

  • _findfirst()& _findnext()遍歷文件

    這兩個(gè)函數(shù)都包含在頭文件 中 文件的結(jié)構(gòu)體為: struct _finddata_t { unsigned attrib; time_t ti...

亚洲A日韩AV无卡,小受高潮白浆痉挛av免费观看,成人AV无码久久久久不卡网站,国产AV日韩精品