如果尖銳的批評完全消失碉输，溫和的批評將會變得刺耳雹有。如果溫和的批評也不被允許，沉默將被認(rèn)為居心叵測捡遍。如果沉默也不再允許，贊揚(yáng)不夠賣力將是一種罪行。如果只允許一種聲音存在，那么渔呵，唯...
發(fā)簡信
IP屬地：北京
-
下載它最新的代碼已經(jīng)把兩種屏幕都實(shí)現(xiàn)了
把LCD練習(xí)中的顯示屏從480*272改成了800*480
我照著FPGA Verilog 開發(fā)實(shí)戰(zhàn)指南這本書43章，學(xué)習(xí)配套代碼的時候砍鸠，發(fā)現(xiàn)運(yùn)行在我的顯示屏上不對扩氢，雖說也能顯示，但是錯亂了爷辱。 于是我決定修改幾個地方（1）分辨率（2）...
-
這個文章也被鎖了一次录豺，可能是圖片敏感
把LCD練習(xí)中的顯示屏從480*272改成了800*480
我照著FPGA Verilog 開發(fā)實(shí)戰(zhàn)指南這本書43章，學(xué)習(xí)配套代碼的時候饭弓，發(fā)現(xiàn)運(yùn)行在我的顯示屏上不對双饥，雖說也能顯示，但是錯亂了弟断。 于是我決定修改幾個地方（1）分辨率（2）...
-
把LCD練習(xí)中的顯示屏從480*272改成了800*480我照著FPGA Verilog 開發(fā)實(shí)戰(zhàn)指南這本書43章球订，學(xué)習(xí)配套代碼的時候，發(fā)現(xiàn)運(yùn)行在我的顯示屏上不對瑰钮，雖說也能顯示冒滩，但是錯亂了。 于是我決定修改幾個地方（1）分辨率（2）...
-
外一篇浪谴，為什么學(xué)習(xí)數(shù)字電路
上層應(yīng)用程序應(yīng)該是很容易學(xué)的开睡，比如新手學(xué)習(xí)Qt： 1、下載開發(fā)工具苟耻，找到Demo里面的比較簡單的小例子篇恒，編譯運(yùn)行，多看幾遍記住凶杖。 2胁艰、接著，再自己寫寫窗口，擺擺控件腾么，熟悉常用...
-
我為什么要學(xué)習(xí)數(shù)字電路呢
我40歲了奈梳，自以為在應(yīng)用程序的開發(fā)上沒有什么難度了，操作系統(tǒng)各方面知識也有所掌握解虱，再繼續(xù)發(fā)展就是各種卷攘须，比如java和javascript的各種框架，c++新的各種花里胡哨的...
-
阻塞賦值和非阻塞賦值
我覺得這個術(shù)語非常非常地不妥饭寺，就好像有個線程等待一個事件一樣阻课，復(fù)雜化了。所以要忘記這個概念艰匙。 在數(shù)字電路中限煞，主要有兩種（1）時序邏輯（2）組合邏輯 時序邏輯的寫法如下，alw...
-
是什么優(yōu)勢讓你找到了工作
通過我和夫人的切身經(jīng)歷员凝，列舉一下找到工作的本質(zhì)： 1署驻、以前經(jīng)歷的公司 2、C++知識或者筆試成績 3健霹、其它專業(yè)知識問答 4旺上、不高的工資 對于不是卓越出名的人來說，不高的工資的...
-
怎樣在Quarts里面把verilog源代碼變成電路圖（原理圖）我不太理解這個過程叫不叫綜合（synthesis）糖埋，有人說： 1宣吱、什么是綜合？綜合就是把HDL語言/原理圖轉(zhuǎn)換為綜合網(wǎng)表的過程瞳别。 2征候、什么是綜合網(wǎng)表？綜合網(wǎng)表就是綜合的結(jié)果祟敛。...
-
學(xué)習(xí)FPGA初體驗(yàn)之點(diǎn)亮小燈
1疤坝、花錢買了一塊開發(fā)板，F(xiàn)PGA芯片用的是Intel Cyclone IV EP4C10F1717N馆铁，據(jù)說和EP4C10F17C8是一樣的 2跑揉、連上電源，打開開關(guān)埠巨，好多小燈亮...
-
提心吊膽心亂如麻历谍，被大數(shù)據(jù)掃到了
10.5接連不斷收到短信，居民朋友你好辣垒，經(jīng)大數(shù)據(jù)摸排扮饶。。乍构。 10.6終于變成了黃碼，感覺社區(qū)對大數(shù)據(jù)的執(zhí)行太武斷了，我認(rèn)為沒有時空交集啊