發(fā)簡(jiǎn)信
IP屬地：廣西
-
【FPGA(1)】DDR4接口開發(fā)(xilinx MIG IP/verilog)
0 寫在前面 ??本來想在這個(gè)系列的開篇講一些關(guān)于FPGA入門的知識(shí)传轰，但是時(shí)間實(shí)在有限，只好先給大家記錄一下我最近的一些工作末盔。關(guān)于FPGA的前世...
-
深度強(qiáng)化學(xué)習(xí)資料
1.強(qiáng)化學(xué)習(xí)：《Reinforcement Learning: An Introduction》 https://web.stanford.ed...
-
深度學(xué)習(xí)服務(wù)器搭建（ubuntu+cuda+pytorch）深度學(xué)習(xí)服務(wù)器搭建 1 寫在前面 這次搭建服務(wù)器過程中參考了許多網(wǎng)上的資料蜗元，看的我眼花繚亂，可惜沒有找到特別適合新人入門的文章，正好寫...