發(fā)簡信
IP屬地：廣東
-
FPGA基礎(chǔ)知識極簡教程（10）二進(jìn)制到BCD轉(zhuǎn)換算法
寫在前面 FPGA基礎(chǔ)知識極簡教程（9）講到了七段數(shù)碼管的顯示Verilog設(shè)計(jì)翁授，我們都知道，要在數(shù)碼管上顯示的數(shù)字，使用BCD編碼是具有優(yōu)勢的...
-
FPGA基礎(chǔ)知識極簡教程（9）七段數(shù)碼管顯示的Verilog簡單設(shè)計(jì)
寫在前面 作為FPGA的基礎(chǔ)知識教程怎么能少得了這個(gè)簡單的實(shí)際應(yīng)用七段數(shù)碼管顯示，本篇博文算得上是對以往這個(gè)話題的一個(gè)總結(jié)吧！注：數(shù)碼管本身是七...
-
FPGA基礎(chǔ)知識極簡教程（8）詳解三態(tài)緩沖器
寫在前面 下面用舉例子的方式引出三態(tài)門，內(nèi)容過長，大家可直接跳過畜埋，進(jìn)入正文！ 三態(tài)門在FPGA以及ASIC設(shè)計(jì)中十分常用畴蒲，隨便舉一個(gè)例子悠鞍，在RA...
-
Verilog設(shè)計(jì)實(shí)例（7）基于Verilog的數(shù)字電子鐘設(shè)計(jì)
寫在前面 前段時(shí)間，有幾個(gè)小伙伴向我請教數(shù)字電子鐘設(shè)計(jì)的問題模燥，這個(gè)問題我在之前的BCD計(jì)數(shù)器以及數(shù)碼管顯示問題中已經(jīng)分開談過了咖祭，既然大家還有需求...
-
FPGA基礎(chǔ)知識極簡教程（7）詳解亞穩(wěn)態(tài)與跨時(shí)鐘域傳輸
寫在前面 這篇文章主要是對過去對于亞穩(wěn)態(tài)以及跨時(shí)鐘域傳輸問題的一次總結(jié)掩宜，作為這個(gè)系列博文的一次梳理吧。注：微信公眾號也會(huì)更新么翰，歡迎大家關(guān)注牺汤，我有...
-
FPGA基礎(chǔ)知識極簡教程（6）UART通信與移位寄存器的應(yīng)用寫在前面 相關(guān)博文1：詳解移位寄存器 相關(guān)博文2：uart的一些相關(guān)博客 個(gè)人微信公眾號： FPGA LAB 個(gè)人博客首頁 注：學(xué)習(xí)交流使用！ ...
-
Verilog設(shè)計(jì)實(shí)例（2）一步一步實(shí)現(xiàn)一個(gè)多功能通用計(jì)數(shù)器
寫在前面 相關(guān)博文博客首頁注：學(xué)習(xí)交流使用浩嫌！ 正文 多功能計(jì)數(shù)器檐迟，英文名為：Versatile Counter；所謂多功能码耐，這里包括二進(jìn)制計(jì)數(shù)追迟，...
-
Verilog設(shè)計(jì)實(shí)例（1）線性反饋移位寄存器（LFSR）
寫在前面 相關(guān)博文博客首頁注：學(xué)習(xí)交流使用！ 正文 原理 線性反饋移位寄存器（LFSR）的英文全稱為：Linear Feedback Shift...
-
FPGA基礎(chǔ)知識極簡教程（1）從布爾代數(shù)到觸發(fā)器
寫在前面 個(gè)人博客首頁 注：學(xué)習(xí)交流使用伐坏！ 從初學(xué)者對數(shù)字設(shè)計(jì)的疑問怔匣？到什么是FPGA？什么是ASIC桦沉？在到布爾代數(shù)如何在FPGA內(nèi)部實(shí)現(xiàn)？最后...