| 英文縮寫 | 英文全稱 | 漢語釋義 |
|---|---|---|
| ADC | Analog to Digital Convert | 模擬信號到數(shù)字信號的轉(zhuǎn)換電路 |
| AHB | Advanced High Performance Bus | ARM公司推出的AMBA總線規(guī)范之一肆汹，主要用于高性能模塊(如CPU攒至、DMA和DSP等)之間的連接 |
| APR | Auto Place and Route | 自動布局布線奇颠，是數(shù)字后端版圖實現(xiàn)的主要流程 |
| ARM | Acorn RISC Machine | 英國ARM公司圆裕，手機或者移動芯片中常用的CPU處理器，現(xiàn)在低功耗設(shè)計中基本都采用ARM CPU |
| ASIC | Application Special Integrated Circuit | 專用集成電路抬纸，芯片設(shè)計公司的主流設(shè)計流程 |
| ATPG | Auto Test Pattern Generator | 測試向量自動生成工具，DFT中的常見流程 |
| AXI | Advanced eXtensible Interface | ARM公司推出的AMBA總線規(guī)范之一 |
| BE | Back End | 后端槐秧，指IC設(shè)計中的后端設(shè)計流程 |
| BIST | Build in System Test | 內(nèi)建測試系統(tǒng)啄踊，DFT中的常見流程 |
| CAD | Computer Aided Design | 計算機輔助設(shè)計，也是IC設(shè)計公司中的一個部門刁标，專門幫助提供軟件自動化 |
| CDC | clock domain crossing | 異步時鐘時序檢查颠通，是數(shù)字設(shè)計中的重要步驟 |
| COVERAGE | 覆蓋率，數(shù)字驗證常用術(shù)語膀懈，主要有代碼覆蓋率和功能覆蓋率等 | |
| CPLD | Complex Programmable Logic Device | 復(fù)雜可編程器件顿锰，和FPGA類似 |
| CTS | Clock tree synthesis | 時鐘樹綜合，是數(shù)字后端實現(xiàn)中的重要流程 |
| DAC | Digital to Analog Convert | 數(shù)字信號到模擬信號的轉(zhuǎn)換電路 |
| DC | design compiler | synopsys公司的數(shù)字綜合工具 |
| DFT | Design for Test | 為了增強芯片可測性而采用的一種設(shè)計方法，是數(shù)字IC流程中的重要步驟 |
| DMA | Direct Memory Access | 直接內(nèi)存存取 |
| DRAM | Dynamic Random Access Memory | 動態(tài)隨機存取存儲器,最為常見的系統(tǒng)內(nèi)存 |
| DRC | Design Rule Check | 生成版圖后檢查其是否符合工藝廠提供的設(shè)計規(guī)則,如寬度硼控、間距刘陶、面積等。 |
| DSP | Digital Signal Processing | 數(shù)字信號處理模塊牢撼，IC設(shè)計公司的算法實現(xiàn)經(jīng)常采用 |
| DUT | design under test | 待測試的設(shè)計模塊 |
| DUV | design under verification | 和DUT的意思類似 |
| ECO | Engineering Change Order | 在項目后期匙隔，只能在門級對芯片設(shè)計進行修改 |
| EDA | Electronic Design Automation | 電子設(shè)計自動化，IC設(shè)計流程中需要使用非常多的EDA工具 |
| EEPROM | Electrically Erasable Programmable Read Only Memory | 電可擦除只讀存儲器 |
| ERC | Electronic Rule Check | IC設(shè)計經(jīng)過Layout后檢查其版圖是否符合電氣規(guī)則 |
| FE | Front End | 前端熏版，數(shù)字IC設(shè)計中的前端設(shè)計流程 |
| FLASH | Flash EEPROM Memory | 閃存纷责，同時具有RAM快速讀取數(shù)據(jù)的特點與EEPROM的可擦除及非易失性。 |
| FM | formal | 形式驗證撼短，網(wǎng)表與verilog進行比較 |
| Foundry | 指芯片制造加工廠的代工業(yè)務(wù)碰逸，負責(zé)將設(shè)計完成的芯片生產(chǎn)出來 | |
| FPGA | Field Programmable Gate Array | 現(xiàn)場可編程門陣列，與ASIC流程相對應(yīng) |
| FSDB | 數(shù)字IC設(shè)計中常用的波形文件格式 | |
| FSM | Finite state machine | 數(shù)字邏輯設(shè)計中的有限自動狀態(tài)機 |
| FULLCHIP | fullchip level | 常用于數(shù)字前端設(shè)計和驗證阔加，指系統(tǒng)級和芯片級 |
| GDSII | 版圖layout的文件格式 | |
| GLS | gate level simulation | 指數(shù)字驗證中的門級仿真 |
| GPIO | General Purpose Input Output | 通用輸入/輸出饵史，總線擴展器 |
| HDMI | High Definition Multimedia Interface | 高清晰度多媒體接口，是一種數(shù)字化視頻/音頻接口技術(shù)規(guī)范 |
| I2C | Inter-Integrated Circuit | IIC是一種常用的多向控制總線胜榔，簡單胳喷，只有兩根線 |
| IC | Integrated Circuit | 集成電路 |
| ICC | IC Compiler | synopsys公司用于自動布局布線的一款軟件，很多公司都在用 |
| IEEE | Institute of Electrical and Electronics Engineers | 電氣和電子工程師協(xié)會 |
| INNOVUS | cadence公司的數(shù)字版圖實現(xiàn)工具 | |
| IP | Intellectual Property | 知識產(chǎn)權(quán)夭织，數(shù)字IC設(shè)計中一般將最小的設(shè)計模塊成為IP |
| JTAG | Joint Test Action Group | 聯(lián)合測試工作組吭露，是一種國際標準測試協(xié)議，多用于芯片測試用 |
| Layout | 版圖尊惰，指芯片最終生成的版圖讲竿，類似于建筑行業(yè)中的設(shè)計圖紙 | |
| LPS | low power simulation | 低功耗仿真，多用于低功耗設(shè)計驗證中 |
| LSI | Large-scale intergrated circuit | 大規(guī)模集成電路 |
| LUT | Look Up Table | 查找表弄屡，用于存一些數(shù)據(jù)题禀，本質(zhì)就是一個RAM |
| LVS | Layout versus Schematic | 版圖與電路圖一致性檢查，變成版圖后檢查其版圖與門級電路是否一致 |
| MCU | Microcontroller unit | 微控制器膀捷，主控模塊 |
| MIPI | Mobile Industry Processor Interface | 移動產(chǎn)業(yè)處理器接口迈嘹，為移動應(yīng)用處理器制定的開放標準和一個規(guī)范 |
| Modelsim | mentor公司的數(shù)字前端仿真工具，也叫QUESTASIM | |
| MPW | Multiple Project Wafer | 多項目晶圓投片全庸，指在同一種工藝的不同芯片放在同一塊晶圓(Wafer)上流片秀仲，是小公司節(jié)省成本的有效手段 |
| MSB | Most Significant Bit | 一個多bit數(shù)據(jù)的最高有效位，相對應(yīng)的概念是LSB |
| NCSIM | cadence公司的數(shù)字前端仿真工具 | |
| NDR | Non-Default Route | 非默認連線規(guī)則壶笼，版圖實現(xiàn)中的重要概念 |
| Netlist | 門級網(wǎng)表神僵，一般是RTL Code經(jīng)過綜合工具生成的網(wǎng)表文件 | |
| NFC | Near Field Communication | 一種近距離無線通訊技術(shù) |
| OCP | Open Core Protocol | 一個高效的、總線獨立的覆劈、可配置和高度可擴展的接口協(xié)議 |
| PAD | 指芯片的input/output 端口 | |
| PBA | Path-based analyze | 基于路徑的時序分析 |
| PCIe | Peripheral Component Interconnect Express | 外設(shè)組件互連標準保礼，一種常見的總線標準 |
| PD | Physical design | 物理設(shè)計沛励，一般指數(shù)字后端的版圖設(shè)計 |
| PERL | 數(shù)字IC設(shè)計常用的一種腳本語言，非常適合文本處理 | |
| PLL | Phase Locked Loop | 鎖相環(huán)氓英，一般用于時鐘性倍頻電路侯勉，用來產(chǎn)生時鐘clock |
| PT | prime time | synopsys公司的靜態(tài)時序分析工具 |
| PV | Physical verification | 物理驗證鹦筹，數(shù)字版圖實現(xiàn)后需要做的驗證 |
| Python | 常用的腳本語言铝阐，現(xiàn)在在人工智能方面使用很多，大受歡迎 | |
| R&D | research and design | 研發(fā)中心 |
| RAM | Random Access Memory | 隨機存儲器 |
| REGRESSION | 回歸測試铐拐，簡單來說就是講所有的測試用例不斷的重復(fù)的跑徘键，直到?jīng)]有錯誤穩(wěn)定一段時間 | |
| RF | Radiation Frequency | 發(fā)射頻率，射頻電路 |
| RISC | Reduced Instruction Set Computer | 用于CPU中的精簡指令集 |
| ROM | Read Only Memory | 只讀存儲器遍蟋，具有非易失性吹害。 |
| RTL | Register Transformation Level | 寄存器傳輸級，多指使用verilog來描述的層次 |
| Shell | 數(shù)字IC設(shè)計常用的一種腳本語言虚青，和linux結(jié)合緊密 | |
| SI | Signal Integrity | 信號完整性 |
| signoff | 驗收機制它呀，驗收標準 | |
| SoC | System on Chip | 片上系統(tǒng)，一般指規(guī)模比較大的芯片棒厘，大多含有CPU/MCU等 |
| SPEC | specification | 說明書纵穿，規(guī)范，每個崗位工程師都要寫相應(yīng)的spec |
| SPI | Serial Peripheral Interface | 串行外設(shè)接口奢人，是一種高速的谓媒，全雙工，同步的通信總線 |
| SRAM | Static Random Access Memory | 靜態(tài)隨機存取存儲器 |
| STA | Static Timing Analysis | 靜態(tài)時序分析何乎，數(shù)字IC設(shè)計流程中的重要環(huán)節(jié) |
| SV | systemverilog | 主流的數(shù)字驗證語言 |
| Tapout | 流片句惯，將最終的版圖文件送到工藝廠去生產(chǎn) | |
| TCL | Tool Command Language | 工具命令語言。數(shù)字后端設(shè)計中常用的腳本語言 |
| tessent | mentor公司的DFT工具支救，市場占有率很高 | |
| Testbench | 測試平臺抢野，數(shù)字驗證搭建用來測試的平臺 | |
| TTL | Transistor-Transistor Logic | TTL電平標準，規(guī)定+5V等價于邏輯1各墨，0V等價于邏輯0 |
| UART | Universal Asynchronous Receiver/Transmitter | 通用異步收發(fā)傳輸器蒙保，一種常見的IP模塊 |
| USB | Universal Serial Bus | 通用串行總線，一種高速的連接外設(shè)的總線協(xié)議 |
| UVM | Universal Verification Methodology | 主流的數(shù)字驗證方法學(xué)欲主，基于systemverilog |
| VCD | value change dump | 一個通用的波形文件格式邓厕，信息詳細，但文件較大 |
| VCS | synopsys公司的數(shù)字前端仿真工具 | |
| Verdi | synopsys公司的數(shù)字前端debug工具 | |
| VHDL | VHSIC(Very High Speed IC) Hardware Description Language | 一種硬件描述語言扁瓢，和verilog類似详恼，現(xiàn)在使用的公司不多了 |
| Vivado | Vivado | |
| FPGA | 廠商賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境 | |
| VLSI | Very-large-scale integrated circuit | 超大規(guī)模集成電路 |
IC 常用縮寫
最后編輯于 ：
?著作權(quán)歸作者所有,轉(zhuǎn)載或內(nèi)容合作請聯(lián)系作者
- 文/潘曉璐 我一進店門更扁，熙熙樓的掌柜王于貴愁眉苦臉地迎上來，“玉大人赫冬，你說我怎么就攤上這事浓镜。” “怎么了劲厌？”我有些...
- 文/不壞的土叔 我叫張陵膛薛，是天一觀的道長。 經(jīng)常有香客問我补鼻，道長哄啄，這世上最難降的妖魔是什么？ 我笑而不...
- 正文 為了忘掉前任风范，我火速辦了婚禮咨跌，結(jié)果婚禮上，老公的妹妹穿的比我還像新娘乌企。我一直安慰自己虑润，他們只是感情好，可當(dāng)我...
- 文/花漫 我一把揭開白布加酵。 她就那樣靜靜地躺著拳喻，像睡著了一般。 火紅的嫁衣襯著肌膚如雪猪腕。 梳的紋絲不亂的頭發(fā)上冗澈，一...
- 文/蒼蘭香墨 我猛地睜開眼岭粤，長吁一口氣：“原來是場噩夢啊……” “哼惜索！你這毒婦竟也來了？” 一聲冷哼從身側(cè)響起剃浇，我...
- 正文 年R本政府宣布，位于F島的核電站剪侮，受9級特大地震影響拭宁，放射性物質(zhì)發(fā)生泄漏。R本人自食惡果不足惜瓣俯，卻給世界環(huán)境...
- 文/蒙蒙 一杰标、第九天 我趴在偏房一處隱蔽的房頂上張望。 院中可真熱鬧彩匕，春花似錦腔剂、人聲如沸。這莊子的主人今日做“春日...
- 文/蒼蘭香墨 我抬頭看了看天上的太陽。三九已至绪爸，卻和暖如春湾碎，著一層夾襖步出監(jiān)牢的瞬間，已是汗流浹背奠货。 一陣腳步聲響...
推薦閱讀更多精彩內(nèi)容
- title: "My Jumble of Computer Vision"category: "Computer ...
