看到這個題目论颅，可能不少朋友都會滿臉問號绞铃，我們知道cell內部會有l(wèi)eakage环鲤，難道cell與cell之間也會有l(wèi)eakage嗎？對憎兽，沒錯冷离，今天就想稍微講解一下這個問題，以便于我們后端理解cell中一些奇怪的工藝纯命。
首先西剥，所謂漏電流，就是指管子不導通的時候流過的電流亿汞，即pn結在反向截止狀態(tài)時瞭空，也會有一個很微弱的電流流過，我們就稱之為leakage疗我。對于MOS管來說咆畏，它的source、substrate吴裤、drain中總會存在一個這樣的leakage旧找。那么相鄰cell的leakage是如何產(chǎn)生的呢？這就要從layout的工藝開始講起了麦牺。
不知道大家了不了解這些源漏摻雜是如何產(chǎn)生的钮蛛，其實，工藝的順序是：首先鋪一層襯底剖膳，就以NMOS為例好了魏颓，先鋪一層P襯底，而后通過一些刻蝕沉積之類的方法吱晒，標定源漏的位置甸饱，然后在這些位置注入n離子，或者說注入電子仑濒，形成n well叹话，對于p well就是注入p離子。這里我就說的不太嚴謹了躏精，應該就是注入某種材料渣刷，總之得到我們的n區(qū)p區(qū)。我們把這個能注入離子的區(qū)域稱為有源區(qū)矗烛，或者叫擴散區(qū)辅柴，有的fab會稱為OD（oxide diffusion）。如果這個NMOS管旁邊還有個NMOS管瞭吃，這兩個管子分別屬于不同的cell的話碌嘀，最傳統(tǒng)的做法是分別來做，它們的OD是各自獨立的歪架，兩個OD之間應該會是其他的材料股冗。注意，這里對于同一個cell里面可能會有許多MOS管和蚪，它們的OD是連在一起的止状，而cell與cell之間的OD是分開的烹棉。那么cell間的漏電流就很好理解了，就是指分屬不同OD的n區(qū)p區(qū)之間產(chǎn)生的漏電流怯疤。由于兩個cell的OD并不相連浆洗，它們之間的leakage非常非常小，幾乎無限接近于0集峦。
然而以上的layout設計會有一個弊端伏社，就是為了分割不同的OD，必須要把cell做的很大塔淤，cell的邊界要留有一定的空間才行摘昌。要知道PPA中的A-area是我們追求的目標，如何能把cell做的更小一點呢高蜂？后來人們提出了CNOD技術（continuous OD）聪黎，意思是做cell的時候就不把相鄰cell的有源區(qū)分開了，讓他們連在一起好了妨马，沒有了中間空隙的要求挺举，這樣就大大降低了cell的面積。那么烘跺，代價是什么呢湘纵？沒錯，就是會增大cell之間的漏電流滤淳。人們?yōu)榱嗽贉p弱這部分漏電流梧喷，一般會在連在一起的那部分OD里注入一些奇怪的材料。具體我也不知道是啥了脖咐。
后來人們還是覺得這部分cell間leakage過大铺敌，又提出了PODE技術（poly over OD edge）。這個我就了解不多屁擅，說錯見諒偿凭。它是指在OD的邊緣上面蓋一層poly finger，可以有效減小漏電流派歌，并且相鄰cell的OD間距也能大幅縮小弯囊。對于FinFET來說想像起來就比較直觀，相鄰cell的兩個fin就被一塊poly阻隔了（FinFET鰭式場效應管胶果，之后可能會專門寫文章來聊）匾嘱。后來人們?yōu)榱诉M一步壓縮面積，又又又來了CPODE早抠，即common PODE霎烙，意思是相鄰的cell就不需要每個人出一個poly了，兩個人公用一塊poly就可以了，漏電流也不會變大悬垃，而面積就省下來了一部分游昼。在芯片界，作為人類最高技術的代表盗忱，即使只是為了那么一點點的改善酱床，也要付出巨大的努力。
說了這么多趟佃，其實作為后端工程師，實際工作中也不會用到昧捷。只是明白有的cell會標注CPD（CPODE）闲昭、CNOD這樣的字眼，就代表了這些cell用到了相應的技術靡挥。
這是我發(fā)表的第18篇文章序矩。微信公眾號：偉醬的芯片后端之路。
