本文將簡(jiǎn)練地介紹FPGA的硬件原理及使用方法
FPGA和CPLD是什么
FPGA和CPLD都是可編程邏輯器件，構(gòu)造不同而已定血。
FPGA：Field－Programmable Gate Array
CPLD：Complex Programmable Logic Device
FPGA是數(shù)字器件，但又相當(dāng)于一張白紙沒(méi)有特定的功能。
我們可以通過(guò)軟件對(duì)其硬件結(jié)構(gòu)進(jìn)行重新構(gòu)造，實(shí)現(xiàn)任何常見(jiàn)的以及從未見(jiàn)過(guò)的數(shù)字器件功能（wait…軟件能改變硬件結(jié)構(gòu)呜呐？變形金剛嗎？是的７紫场）卵史。我們不用像傳統(tǒng)設(shè)計(jì)方式那樣战转，每次做電路搜立、升級(jí)電路都要重新買器件、焊電路槐秧。使用FPGA設(shè)計(jì)啄踊，發(fā)現(xiàn)邏輯電路設(shè)計(jì)不對(duì)忧设，只需要改改代碼就能把邏輯電路修正，而電路板和FPGA器件可以不換颠通。
編程語(yǔ)言有VerilogHDL 址晕、VHDL等,開(kāi)發(fā)軟件可以用Quartus等.這里的HDL是指硬件描述語(yǔ)言Hardware Description Language.
CPLD的“與或門陣列”
下面來(lái)介紹一下“變形金剛”的原理。如下圖是CPLD內(nèi)部的一種基本結(jié)構(gòu)：”與或門陣列”顿锰。
A0谨垃、A1是輸入信號(hào)，F(xiàn)0硼控、F1是輸出信號(hào)刘陶。
圖中的黑點(diǎn)·和×代表橫豎交叉的兩條線是連接的。黑點(diǎn)表示此處固定連接牢撼，不可編程修改匙隔，×表示此處可編程為連接或斷開(kāi)。
通過(guò)設(shè)置“與陣列”和“或陣列”中交叉點(diǎn)的連接熏版、斷開(kāi)纷责，可以得到F(A0，A1)的任意一種組合邏輯表達(dá)式撼短。
故再膳，該電路在硬件不更換的條件下，通過(guò)改變交叉點(diǎn)狀態(tài)阔加，對(duì)應(yīng)邏輯功能是可以再次改變的饵史，所以稱為可編程邏輯器件（PLD）。
這些交叉點(diǎn)的通斷控制有很多實(shí)現(xiàn)方式胜榔，起初用紫外線或激光對(duì)交叉點(diǎn)進(jìn)行照射使其熔斷或熔接「炫纾現(xiàn)在可以用存儲(chǔ)器的值去控制三極管通斷實(shí)現(xiàn)交叉點(diǎn)通斷。所以夭织，對(duì)可編程邏輯器件下載配置吭露，實(shí)際上可以理解為給存儲(chǔ)器賦值。
FPGA的查找表結(jié)構(gòu)
FPGA內(nèi)部可編程單元結(jié)構(gòu)采用"查找表結(jié)構(gòu)"（LUT尊惰，look up table）如下圖讲竿，左側(cè)一列是16X1bit的位存儲(chǔ)單元 RAM。輸入信號(hào)是ABCD弄屡，輸出信號(hào)F在圖的最右側(cè)题禀。ABCD相當(dāng)于這個(gè)存儲(chǔ)器的地址線，選擇16位存儲(chǔ)器中的一個(gè)值輸出膀捷。通過(guò)修改存儲(chǔ)單元RAM的內(nèi)容迈嘹，這個(gè)電路結(jié)構(gòu)就可實(shí)現(xiàn)任意的F（A，B，C秀仲，D）邏輯函數(shù)融痛。這個(gè)結(jié)構(gòu)和數(shù)字電路中真值表的功能是一模一樣的。根據(jù)輸入地址神僵，輸出不同值雁刷，所以叫查找表結(jié)構(gòu)。
小結(jié)
VerilogHDL是我們描述電路功能的語(yǔ)言保礼，軟件Quartus根據(jù)Verilog讓計(jì)算機(jī)自動(dòng)設(shè)計(jì)出電路結(jié)構(gòu)沛励，并將這種結(jié)構(gòu)配置到FPGA芯片中，實(shí)現(xiàn)其內(nèi)部結(jié)構(gòu)的重構(gòu)炮障。
在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中侯勉，F(xiàn)PGA\CPLD的使用，極大地降低了用戶設(shè)計(jì)大規(guī)模數(shù)字電路的難度铝阐，實(shí)現(xiàn)了電子設(shè)計(jì)自動(dòng)化（EDA址貌，Electronic Design Automation）。
FPGA徘键、CPLD內(nèi)部結(jié)構(gòu)非常豐富练对，絕不局限于以上內(nèi)容。本文?僅幫助大家快速揭開(kāi)可編程邏輯器件的神秘之處吹害。
FPGA和單片機(jī)
初學(xué)FPGA的朋友螟凭，經(jīng)常把FPGA和單片機(jī)搞混，認(rèn)為FPGA也是一種單片機(jī)它呀。這種理解是不妥當(dāng)?shù)摹?/p>
他們的結(jié)構(gòu)完全不同螺男。FPGA\CPLD可說(shuō)是一種"硬件可編程器件"，它通過(guò)＂重構(gòu)＂硬件以實(shí)現(xiàn)不同的器件功能纵穿，甚至實(shí)現(xiàn)一個(gè)單片機(jī)也完全沒(méi)有問(wèn)題下隧。
而所有的單片機(jī)，包括89C51谓媒，AVR淆院，STM32……它們的硬件結(jié)構(gòu)和動(dòng)作是固化的，都是cpu讀取程序存儲(chǔ)器指令并執(zhí)行句惯，然后再讀下一條指令土辩，無(wú)限循環(huán)。通過(guò)改變被讀取的程序內(nèi)容抢野，最終實(shí)現(xiàn)不同功能拷淘。
FPGA可以做單片機(jī)做的事情，單片機(jī)做不了FPGA的事情指孤。這并不是說(shuō)FPGA就比單片機(jī)優(yōu)秀启涯，它們結(jié)構(gòu)不同，應(yīng)用場(chǎng)合也不完全一樣。
舉幾個(gè)例子吧：
1逝嚎、實(shí)現(xiàn)快速傅里葉變換，F(xiàn)PGA做出來(lái)是硬件FFT輸出详恼，速度快补君。單片機(jī)是通過(guò)程序一步步演算出FFT。
2昧互、一個(gè)FPGA內(nèi)可以設(shè)計(jì)N多種數(shù)字器件挽铁，相互獨(dú)立，同時(shí)工作敞掘。單片機(jī)的cpu同一時(shí)刻只能執(zhí)行一條指令叽掘，有多個(gè)任務(wù)時(shí)需要分時(shí)段處理。
3玖雁、由于FPGA的可定制性更扁，它還側(cè)重于新型芯片設(shè)計(jì)、集成芯片研發(fā)赫冬，片上系統(tǒng)Soc集成等浓镜。
4、大部分單片機(jī)集成了多種總線接口劲厌、AD轉(zhuǎn)換器膛薛、定時(shí)器、PWM輸出等补鼻，使用起來(lái)簡(jiǎn)單快捷哄啄。
