語法

target ... : prerequisites ...
    command
    ...
    ...

• target可以是一個object file(目標文件)，也可以是一個執(zhí)行文件椎椰，還可以是一個標簽（label）宦棺。對于標簽這種特性，在后續(xù)的“偽目標”章節(jié)中會有敘述箕戳。
• prerequisites就是某残，要生成那個target所需要的文件或是目標。
• command也就是make需要執(zhí)行的命令陵吸。（任意的shell命令）

make工作

• 默認執(zhí)行 make 命令時, GNU make在當前目錄下依次搜索下面3個文件 "GNUmakefile", "makefile", "Makefile",
• 如果找到驾锰，它會找文件中的第一個目標文件（target），并把這個文件作為最終的目標文件走越。
• 如果target文件不存在，或是target所依賴的后面的 .o 文件的文件修改時間要比target這個文件新耻瑟，那么旨指，他就會執(zhí)行后面所定義的命令來生成target這個文件。
• 如果target所依賴的文件也不存在喳整，那么make會在當前文件中找依賴文件谆构，如果找到則再根據(jù)那一個規(guī)則生成依賴文件。（這有點像一個堆棧的過程）
• 最終生成target文件

make 參數(shù)介紹

make 的參數(shù)有很多, 可以通過 make -h 去查看, 下面只介紹幾個我認為比較有用的框都。

注意

• 所有的命令前要用tab分割

變量

定義變量(= or := )

• := 只能使用前面定義好的變量
• = 可以使用后面定義的變量

OBJS = programA.o programB.o
OBJS-ADD = $(OBJS) programC.o
# 或者
OBJS := programA.o programB.o
OBJS-ADD := $(OBJS) programC.o

使用變量 $()

變量追加值 +=

SRCS := programA.c programB.c programC.c
SRCS += programD.c

變量覆蓋 override

目標變量

作用是使變量的作用域僅限于這個目標(target), 而不像之前例子中定義的變量, 對整個Makefile都有效.

語法:

• <target ...> :: <variable-assignment>
• <target ...> :: override <variable-assignment> (override作用參見 變量覆蓋的介紹)

# Makefile 內(nèi)容
SRCS := programA.c programB.c programC.c

target1: TARGET1-SRCS := programD.c
target1:
    @echo "SRCS: " $(SRCS)
    @echo "SRCS: " $(TARGET1-SRCS)

target2:
    @echo "SRCS: " $(SRCS)
    @echo "SRCS: " $(TARGET1-SRCS)

# bash中執(zhí)行make
$ make target1
SRCS:  programA.c programB.c programC.c
SRCS:  programD.c

$ make target2     <-- target2中顯示不了 $(TARGET1-SRCS)
SRCS:  programA.c programB.c programC.c
SRCS:

Makefile 命令前綴(@ or -)

Makefile 中書寫shell命令時可以加2種前綴 @ 和 -, 或者不用前綴.

• 不用前綴 搬素。輸出執(zhí)行的命令以及命令執(zhí)行的結果, 出錯的話停止執(zhí)行
• 前綴 @ 只輸出命令執(zhí)行的結果, 出錯的話停止執(zhí)行
• 前綴 - 命令執(zhí)行有錯的話, 忽略錯誤, 繼續(xù)執(zhí)行

偽目標

偽目標并不是一個"目標(target)", 不像真正的目標那樣會生成一個目標文件.

典型的偽目標是 Makefile 中用來清理編譯過程中中間文件的 clean 偽目標, 一般格式如下:

.PHONY: clean   <-- 這句沒有也行, 但是最好加上
clean:
    -rm -f *.o      

引用其他的 Makefile

語法: include <filename> (filename 可以包含通配符和路徑)

# Makefile 內(nèi)容
all:
    @echo "主 Makefile begin"
    @make other-all
    @echo "主 Makefile end"

include ./other/Makefile

# ./other/Makefile 內(nèi)容
other-all:
    @echo "other makefile begin"
    @echo "other makefile end"

# bash中執(zhí)行 make
$ ll
total 20K
-rw-r--r-- 1 wangyubin wangyubin  125 Sep 23 16:13 Makefile
-rw-r--r-- 1 wangyubin wangyubin  11K Sep 23 16:15 makefile.org   <-- 這個文件不用管
drwxr-xr-x 2 wangyubin wangyubin 4.0K Sep 23 16:11 other
$ ll other/
total 4.0K
-rw-r--r-- 1 wangyubin wangyubin 71 Sep 23 16:11 Makefile

$ make
主 Makefile begin
make[1]: Entering directory `/path/to/test/makefile'
other makefile begin
other makefile end
make[1]: Leaving directory `/path/to/test/makefile'
主 Makefile end

Makefile 隱含規(guī)則

這里只列一個和編譯C相關的.

編譯C時，<n>.o 的目標會自動推導為 <n>.c

# Makefile 中
main : main.o
    gcc -o main main.o

#會自動變?yōu)?
main : main.o
    gcc -o main main.o

main.o: main.c    <-- main.o 這個目標是隱含生成的
    gcc -c main.c

自動變量

all

一種簡寫魏保，可以讓多個目標操作順次執(zhí)行

all: server.out client.out
objects = server.cpp
server.out : $(objects)
    g++ -o server.out $(objects)

client.out : client.cpp
    g++ -o client.out client.cpp

直接 make 或 make all 的話會執(zhí)行 server.out 和client.out 的編譯命令,后面不加參數(shù)的話熬尺，會把第一個目標作為默認的。