1. 前言
嵌入式設(shè)計手冊是Intel嵌入式系統(tǒng)開發(fā)工具的基本文檔耳奕。本書闡述了如何有效使用這些工具衅斩，并推薦利用Intel提供的這些工具來開發(fā)盆顾、調(diào)試和優(yōu)化嵌入式系統(tǒng)的設(shè)計風格和實踐。本書為Intel嵌入式解決方案提供入門概念介紹畏梆，并幫助有經(jīng)驗的開發(fā)者提升設(shè)計效率您宪。
2. 新手設(shè)計指南
新手設(shè)計指南旨在為新手提供一個Intel嵌入式開發(fā)工程和工具的基本概述惫搏。本章將介紹設(shè)計流程和開發(fā)工具、交互蚕涤，并描述Nios II處理器和一個典型離散控制器之間設(shè)計流程的差異筐赔。
這個指南并不能替代新手入門的基本參考資料。它參考了其他的文檔揖铜，這些文檔提供了特定工具和流程的詳細信息茴丰。它包含了一些資源和章節(jié)，來幫助那些首次使用Intel嵌入式開發(fā)工具來進行硬件和軟件設(shè)計的開發(fā)者天吓。要想獲得更多信息贿肩，請參考鏈接文章龄寞。
參考鏈接：
- Nios II經(jīng)典處理器參考指南
- Nios II Gen2 處理器指南
- Nios II 經(jīng)典軟件開發(fā)手冊
- Nios II Gen2 軟件開發(fā)手冊
- 嵌入式外設(shè)IP用戶指南
- Nios II Flash編程用戶指南
2.1 FPGAs和軟核處理器
FPGAs能夠完成提供很多靈活選擇的完成微控制器的邏輯功能汰规。
離散微控制器與FPGAs之間的一個主要不同點在于，F(xiàn)PGA在上電后不包含任何邏輯物邑。如果你想在一個基于Nios II系統(tǒng)中運行軟件溜哮，你必須首先配置一個包含Nios II處理器的硬件設(shè)計。通過特性的邏輯設(shè)計來對FPGA進行電子編程來實現(xiàn)FPGA的配置色解。Nios II處理器實際上是一個軟核處理器：它能夠被放置在FPGA中的任何位置茂嗓，這取決于你的設(shè)計需求。該處理器的兩個版本都適用于Nios II Gen2科阎，每個都具有如下特征：
基于FPGA的嵌入式系統(tǒng)只有包含如下幾條特征述吸，才能表現(xiàn)出基于離散式微控制器系統(tǒng)的特征：
- 用于FPGA配置、硬件和軟件調(diào)試的JTAG接口
- FPGA上電配置機制
如果你的系統(tǒng)具備上述功能锣笨，你可以通過這些功能來改善已經(jīng)通過測試并加載到FPGA中的硬件設(shè)計蝌矛。使用FPGA使你能夠快速修改問題或者加入新的功能。你可以使用JTAG接口错英，通過重新配置FPGA來測試新的硬件設(shè)計入撒。
JTAG接口支持硬件和軟件開發(fā)。使用JTAG接口走趋，可以完成以下任務(wù)：
- 配置FPGA
- 下載和調(diào)試軟件
- 通過類似UART接口技術(shù)與FPGA通信（JTAG UART）
- 調(diào)試硬件（使用嵌入式邏輯分析儀：SignalTap II）
- 編程閃存
2.2 嵌入式系統(tǒng)設(shè)計
無論你是硬件設(shè)計人員還是軟件設(shè)計人員衅金，都應(yīng)該通過閱讀“Nios II Hardware Development Tutorial”這本教程來開始學(xué)習(xí)在Intel FPGA中進行嵌入式系統(tǒng)設(shè)計〔净停“Nios II 系統(tǒng)開發(fā)流程”對幫助你了解如何使用Intel嵌入式硬件和軟件開發(fā)工具來進行系統(tǒng)設(shè)計非常有益氮唯。官方建議在開始設(shè)計第一個項目之前應(yīng)該閱讀此教程。該教材介紹了開發(fā)Nios II處理器系統(tǒng)基本的硬件和軟件流程姨伟。
使用FPGA進行設(shè)計惩琉，使你能夠很靈活地在離散系統(tǒng)組件中實現(xiàn)某些功能，這些組件有些事基于軟件的夺荒，有些是基于FPGA硬件的瞒渠。這些靈活性使得設(shè)計變得更加復(fù)雜良蒸，一些設(shè)計工具被設(shè)計來處理這些復(fù)雜過程。即使你設(shè)計了一個并不滿足應(yīng)用需求的軟核處理器伍玖，平臺設(shè)計器也能夠通過外設(shè)拓展和處理器分流機制來在你系統(tǒng)中起到關(guān)鍵作用嫩痰。
下圖描述了整個Nios II系統(tǒng)設(shè)計的流程圖，包括硬件和軟件開發(fā)窍箍。這種描述是被簡化之后的串纺，還用大量方法來使用Intel工具進行Nios II系統(tǒng)設(shè)計。
2.3 嵌入式設(shè)計資源
本節(jié)包含了一系列資源來為你在設(shè)計過程中提供幫助椰棘。這些資源包括傳統(tǒng)的Intel官方支持纺棺，如在線文檔、培訓(xùn)以及我的支持邪狞。此外網(wǎng)頁論壇和維基百科也是不錯的資源祷蝌。這些資源種類繁多，你要按照設(shè)計需求以及所處設(shè)計階段進行選擇帆卓。
2.3.1 Intel嵌入式支持
Intel官方建議如下步驟尋找所需技術(shù)支持：
- 在Intel文檔頁面尋找相關(guān)文獻巨朦，特別是在Nios II處理器文檔頁面。
- Intel FPGA設(shè)計庫中的相關(guān)設(shè)計例子作為參考鳞疲。
- 在以下任何一個社區(qū)中進行咨詢：
- Nios II論壇罪郊，在Altera論壇網(wǎng)站上提供
- Altera維基百科網(wǎng)站
- Rocketboards for Linux Support
注意：Intel對Nios II論壇和Altera維基百科網(wǎng)站上的內(nèi)容不負有責任，這些內(nèi)容由Intel之外的廣大作者和專家維護尚洽。
- 通過Intel網(wǎng)站上的myAltera頁面來聯(lián)系技術(shù)支持能夠獲得直接來之Intel的技術(shù)支持。
- 聯(lián)系當?shù)豂ntel供應(yīng)商靶累、銷售代表或者應(yīng)用工程師腺毫。
相關(guān)鏈接：
2.3.2 Intel嵌入式培訓(xùn)
Intel FPGA網(wǎng)站上提供了關(guān)于幾個嵌入式培訓(xùn)的教程供選擇。這些培訓(xùn)需要注冊并在線觀看挣柬，能夠使你了解嵌入式開發(fā)工具如何協(xié)同使用潮酒。
在Intel FPGA網(wǎng)站上訪問嵌入式軟件設(shè)計課程（Embedded SW Designer Curriculum）頁面能夠獲得可用課程和位置的詳細信息。這個頁面包含了關(guān)于在線培訓(xùn)教材的信息邪蛔。
相關(guān)鏈接：
2.3.3 Intel嵌入式文檔
你可以從Nios II EDS安裝目錄下獲得Nios II處理器和嵌入式設(shè)計的文檔急黎，該目錄在<Nios II EDS安裝目錄>\documents\index.htm下。在Windows平臺下侧到，可以在開始菜單中點擊All Programs.在All Programs菜單下->Intel 子菜單->Nios II EDS<版本號>子菜單->點擊Nios II<版本號>文檔勃教。這個頁面包含最新的Nios II文檔鏈接。
Intel網(wǎng)站的Nios II處理器頁面包含了可用文檔的列表和鏈接匠抗。頁面的地步故源，你可以找到各種產(chǎn)品的鏈接，包含Nios II處理器在線實例和嵌入式設(shè)計信息汞贸。
本書的其他章節(jié)介紹大量關(guān)于嵌入式硬件和軟件設(shè)計绳军、驗證和調(diào)試的信息印机。每個章節(jié)都會包含相關(guān)文檔鏈接。
相關(guān)鏈接：
- 文檔：Nios II處理器
2.3.4 第三方IP（知識產(chǎn)權(quán)）
很多第三方通過Intel DSN 程序门驾，使用Intel FPGA射赛，加入到了嵌入式設(shè)計開發(fā)解決方案的研究中∧淌牵可以通過訪問Intel網(wǎng)站上的Nios II處理器頁面楣责，選擇系統(tǒng)選項卡，來獲得可用的Nios II處理器第三方解決方案的最新信息诫隅；或者也可以在直接搜索知識產(chǎn)權(quán)頁面來尋找所需的IP腐魂。
還有一些社區(qū)論壇可以利用。這些論壇并不由Intel管理逐纬。Intel FPGA論壇中提供了第三方嵌入式系統(tǒng)相關(guān)的硬核和軟核蛔屹。論壇中同樣包含了一些有用的案例設(shè)計但是不受官方支持的項目資源庫。歡迎大家在這些論壇中貢獻自己的一份力量豁生。
對于Linux用戶可以參考Rocketboards兔毒。
通過支持中心或者當?shù)貞?yīng)用工程師同樣可以獲得一些額外的支持。通過訪問Intel FPGA論壇或者瀏覽Intel FPGA維基百科上的信息甸箱，可以獲得更多支持育叁。很多有經(jīng)驗的開發(fā)人員，會經(jīng)常在維基百科上貢獻內(nèi)容以及在Nios論壇上回答問題芍殖，這些都是可以參考的資源豪嗽。
相關(guān)鏈接：
2.4 Intel 嵌入式術(shù)語
以下一些定義解釋了藐視平臺設(shè)計器以及基于Nios II處理器系統(tǒng)的特有術(shù)語：
- Component——組件，即平臺設(shè)計器中自定義模塊豌骏，包含了獲取相關(guān)硬件外設(shè)的必要硬件和軟件龟梦。
- Custom instruction——定制指令，與Nios II處理器的運算器集成的自定義硬件處理窃躲。Nios II處理器和基于平臺設(shè)計器的可編程本質(zhì)支持在定制硬件上進行軟件算法的實現(xiàn)计贰。定制指令能夠加速通用操作。（Nios II處理器的浮點指令就是以定制指令形式實現(xiàn)的）蒂窒。
- Custom peripheral——定制外設(shè)躁倒，用硬件實現(xiàn)加速。不同于定制指令洒琢，定制外設(shè)并不與CPU的運算器連接秧秉。他們之間通過系統(tǒng)互連架構(gòu)進行通信。（閱讀系統(tǒng)互連架構(gòu)）纬凤。在數(shù)據(jù)流應(yīng)用中福贞，定制外設(shè)能夠從處理器中將數(shù)據(jù)進行分流傳輸操作。
- ELF（Executable and Linking Format）——可執(zhí)行鏈接格式停士，Nios II處理器能夠使用的可執(zhí)行格式挖帘。在可用的可執(zhí)行格式中完丽，這種格式是最常見的。當今主流的Linux/BSD等操作系統(tǒng)大部分都是用這種格式拇舀。
- HAL（Hardware Abstraction Layer）——硬件抽象層逻族，一個輕量級的運行時環(huán)境，為與底層硬件通信程序提供一個簡單的設(shè)備驅(qū)動接口骄崩。它為newlib C庫提供一個類似于POSIX的軟件層和包裝器聘鳞。
-
Nios II Command Shell——Nios II命令窗口，是你用來訪問Nios II和平臺設(shè)計器的命令行工具要拂。
— 在Windows平臺中抠璃，Nios II命令窗口是一個經(jīng)過環(huán)境配置，能夠訪問命令行工具的Cygwin bash脱惰。
— 在Linux平臺中搏嗡，要執(zhí)行合適的配置bash，鍵入命令：
<Nios II EDS install path>/nios2_command_shell.sh
- Nios II Embedded Development Suite (EDS)——Nios II嵌入式開發(fā)套件拉一，為構(gòu)建和調(diào)試基于Nios II處理器的軟件應(yīng)用日通完整的軟件環(huán)境采盒。
- Nios II Software Build Tools (SBT)——Nios II軟件構(gòu)建工具，允許你創(chuàng)建Nios II軟件工程的平臺蔚润，能夠?qū)浖?gòu)建過程進行詳細控制磅氨。
- Nios II Software Build Tools for Eclipse——基于Eclipse的Nios II軟件構(gòu)建工具。一個基于Eclipse的Nios II嵌入式開發(fā)環(huán)境嫡纠，利用SBT進行項目穿件和軟件構(gòu)架過程中的詳細控制烦租。Eclipse提供了軟件項目管理，構(gòu)建以及調(diào)試等功能除盏。
- Platform Designer——平臺設(shè)計器左权。無論是否具有處理器，都為基于FPGA子系統(tǒng)創(chuàng)建提供一個基于GUI的系統(tǒng)構(gòu)建器和相關(guān)構(gòu)建工具痴颊。
- System interconnect fabric——系統(tǒng)互連架構(gòu)。Nios II處理器與片上和片下外設(shè)進行通信的接口屡贺。這種結(jié)構(gòu)具備便捷和高性能的特征蠢棱。
2.5 文檔版本歷史
3 使用Intel Quartus Prime和Platform Designer進行硬件系統(tǒng)設(shè)計
本章將介紹硬件系統(tǒng)設(shè)計流程，基于Platform Designer進行設(shè)計甩栈，以及外部處理器與FPGA交互泻仙。同時介紹Nios II處理器相關(guān)配置，時序約束和時序要求量没，以及定制來滿足設(shè)計需求玉转。
平臺設(shè)計器系統(tǒng)集成工具通過自動化的互連邏輯生成來連接IP與子系統(tǒng)，為FPGA設(shè)計節(jié)約大量的時間和精力殴蹄。下面章節(jié)將講解如何在平臺設(shè)計器中進行信號連接究抓。
3.1 FPGA硬件設(shè)計
雖然是在平臺設(shè)計器上開發(fā)基于FPGA的設(shè)計猾担，但是你必須在其他工具上完成以下幾個工作：
- 連接FPGA設(shè)計與板級設(shè)計之間的信號線
- 連接平臺設(shè)計器系統(tǒng)與FPGA邏輯中其他信號之間的信號線
- 約束設(shè)計
3.1.1 將FPGA設(shè)計與硬件連接
基于FPGA設(shè)計與板級設(shè)計之間連接，需要完成以下兩個工作：
- 確定FPGA設(shè)計的頂層
- 管腳分配
3.1.2 將FPGA設(shè)計與硬件連接
必須為平臺設(shè)計系統(tǒng)定義時鐘和復(fù)位引腳刺下。必須為適當?shù)南到y(tǒng)操作定義每個I/O信號绑嘹。下圖描述了包含一個Nios II處理器的平臺設(shè)計系統(tǒng)的頂層模塊框圖。圖中鼎城模塊圖中的大符號std_ls40代表了平臺設(shè)計器系統(tǒng)橘茉」ひ福框圖中的引腳標號代表與FPGA的連接引腳。
獲取更多關(guān)于FPGA設(shè)計中引腳連接的信息畅卓，可以在Intel官網(wǎng)上參考Intel I/O管理擅腰、板級開發(fā)支持以及信號集成分析資源中心。
3.1.3 約束FPGA設(shè)計
為了確保設(shè)計滿足時序和其他要求翁潘，必須使用Quartus Prime軟件或者第三方EDA工具趁冈，對設(shè)計進行約束，以滿足設(shè)計要求唐础。Intel Quartus Prime軟件在編譯過程中箱歧，對約束信息進行分析，從而實現(xiàn)Intel可能的最好結(jié)果一膨。
Intel第三方EDA合作者以及他們所提供的工具都在Intel官網(wǎng)的Intel合作者解決方案頁面中列出呀邢。
3.2 使用平臺設(shè)計器進行系統(tǒng)設(shè)計
平臺設(shè)計器使得在FPGA找那個構(gòu)建復(fù)雜硬件系統(tǒng)的任務(wù)變得簡單。它使得設(shè)計者能夠使用GUI來描述系統(tǒng)拓撲豹绪，然后生成系統(tǒng)的硬件描述語言（HDL）价淌。Intel Quartus Prime軟件編譯HDL文件，最終生成一個SRAM 目標文件（.sof（SRAM Object FIle））瞒津。關(guān)于平臺設(shè)計器的其他信息蝉衣，請參考Intel Quartus Prime Handbook。
平臺設(shè)計器允許設(shè)計者選擇處理器內(nèi)核類型以及每個Nios處理器的緩存巷蚪、調(diào)試和定制功能的等級病毡。在設(shè)計中可以使用片上資源，如內(nèi)存屁柏、PLLs啦膜、DSP以及高速收發(fā)器。使用平臺設(shè)計器能夠為你的設(shè)計構(gòu)建最佳的處理器淌喻。
在你使用平臺設(shè)計器構(gòu)建自己的系統(tǒng)之后僧家，并且為你的頂層設(shè)計添加了所需的定制邏輯，然后你必須在Quartus Prime軟件中進行引腳分配裸删。FPGA外部引腳具有靈活的功能八拱，可以連接時鐘戳葵、控制信號以及I/O信號圃泡。
更多關(guān)于引腳分配的問題，參考Intel Quartus Prime幫助以及卷2中的I/O管理章節(jié)：Intel Quartus Prime手冊中設(shè)計實現(xiàn)及優(yōu)化。
官方建議設(shè)計者可以從一個經(jīng)過測試的小工程開始志衣，然后一步步建立茫负。官網(wǎng)上有許多設(shè)計案例荚守，是通過平臺設(shè)計器來實現(xiàn)的端铛，以及Nios II硬件開發(fā)教程中的一些設(shè)計案例，這些都可以用來練習(xí)旦棉。
平臺設(shè)計器允許你使用組件編輯器來創(chuàng)建定制外設(shè)齿风。在組件編輯器中，你可以導(dǎo)入自己的源文件绑洛，給信號分配不同的接口以及設(shè)置組件屬性和參數(shù)救斑。
在開始設(shè)計一個定制組件前，你需要熟悉平臺設(shè)計器中可用的接口和信號類型真屯。
在所有的新組件中脸候，你應(yīng)該為從機接口使用動態(tài)尋址。動態(tài)尋址從機端口包括字節(jié)使能绑蔫，決定在讀寫周期中哪個字節(jié)通道能夠被訪問运沦。動態(tài)可尋址從機接口具有額外的好處，那就是它能夠被任何數(shù)據(jù)寬度的主機所訪問配深，并且這些數(shù)據(jù)寬度沒有被截斷和副作用携添。
參考Avalon接口規(guī)范，你能夠了解到平臺設(shè)計器中可用的接口和信號類型篓叶。在Intel Quartus Prime手冊中組件編輯器章節(jié)中烈掠，可以學(xué)到關(guān)于如何使用組件編輯器。
當你將硬件組件添加到系統(tǒng)中后缸托，使用軟件對它進行測試左敌。如果你不知道如何使用軟件進行新的硬件組件測試，Intel建議你與軟件工程師共同合作進行組件測試俐镐。
Nios II嵌入式開發(fā)套件包含幾個軟件例程矫限，位于Nios II EDS安裝目錄下：<Nios II EDS install dir>\examples\software。在你運行一個簡單軟件設(shè)計之后——比如最簡單的Hello World Small——基于這個設(shè)計來構(gòu)建自己的系統(tǒng)佩抹，對系統(tǒng)要求的額外接口和定制選擇進行測試奇唤。Intel建議開始設(shè)計得簡單系統(tǒng)要包含JTAG調(diào)試模塊、片上存儲組件匹摇、JTAG UART組件。并且為每個未測試的組件創(chuàng)建一個新的系統(tǒng)甲葬，而不是在一個新的未測試組件中進行添加廊勃。
當你對每個硬件組件進行了單獨的測試之后，你可以在平臺設(shè)計器中將這些組件合并在一個系統(tǒng)中。平臺設(shè)計器很好地支持這種設(shè)計模式坡垫，并且允許用戶輕松添加組件和重構(gòu)工程梭灿。
關(guān)于如何實現(xiàn)推薦的設(shè)計過程更為詳細的信息，請參考嵌入式設(shè)計手冊中驗證和Board Bring-Up章節(jié)冰悠。
相關(guān)鏈接：
- Quartus Prime標準用戶手冊卷1：設(shè)計與綜合
- 設(shè)計案例
- Nios II硬件開發(fā)教程
- Avalon接口規(guī)范
- 408頁的設(shè)計與Board Bring-Up
3.2.1 Intel片上可編程系統(tǒng)（平臺設(shè)計器）方案
為了能夠理解Nios II軟件開發(fā)過程堡妒，你必須對平臺設(shè)計器系統(tǒng)的定義有所了解。平臺設(shè)計器是一個系統(tǒng)開發(fā)工具溉卓，用于創(chuàng)建包括處理器皮迟、外設(shè)以及存儲系統(tǒng)。利用它桑寨，你能夠高效的完成一個平臺的定義和生成伏尼。雖然平臺設(shè)計器支持系統(tǒng)集成Nios II處理器，但是它并不強制要求包含Nios II 處理器尉尾。
平臺設(shè)計器系統(tǒng)在很大程度上與傳統(tǒng)的嵌入式系統(tǒng)相似爆阶；但是這兩種系統(tǒng)不完全一樣。對兩者差異的深層理解是沙咏，使用平臺設(shè)計器能夠提升系統(tǒng)設(shè)計的效率辨图。
在Intel平臺設(shè)計器方案中，硬件設(shè)計是在Intel FPGA器件中實現(xiàn)的肢藐。Intel FPGA器件本身無法固化程序故河，當?shù)綦姇r程序會丟失，同時它還是可編程器件窖壕。當對Intel FPGA進行編程時忧勿，內(nèi)部的邏輯單元被配置以及連接，從而生成一個包含Nios II處理器瞻讽、存儲器鸳吸、外設(shè)以及其他結(jié)構(gòu)的平臺設(shè)計器系統(tǒng)。這個系統(tǒng)組件通過Avalon總線接口進行連接速勇。當FPGA被編程以實現(xiàn)一個Nios II處理器后晌砾，你能夠再此系統(tǒng)中進行下載、運行以及調(diào)試系統(tǒng)軟件烦磁。
了解下列FPGA和Nios II處理器中基本詞匯對于高效開發(fā)Nios軟件應(yīng)用至關(guān)重要：
- FPGA器件和平臺設(shè)計器-基本屬性：
Volatility：靈活性养匈，F(xiàn)PGA只有在進行配置之后才能實現(xiàn)功能，并且能夠在任何時候進行重新配置都伪。
Design：設(shè)計呕乎，許多平臺設(shè)計器系統(tǒng)都是使用平臺設(shè)計器和Intel Quartus Prime軟件進行設(shè)計的，并且可能包含多外設(shè)和多處理器陨晶。
Configuration：配置猬仁，F(xiàn)PGA配置可以通過編程線纜實現(xiàn)帝璧，比如Intel FPGA下載器，這也用于Nios II軟件調(diào)試操作中湿刽。
Peripherals：外設(shè)的烁，外設(shè)是由FPGA資源構(gòu)建而成，并且能夠在Avalon存儲空間的任何位置出現(xiàn)诈闺。這些外設(shè)大部分都是內(nèi)部可參數(shù)化的渴庆。 - Nios II處理器-基本屬性：
Volatility：靈活性，Nios II處理器非常靈活雅镊，并且只能在FPGA配置后才能呈現(xiàn)出這種靈活性襟雷。它必須作為系統(tǒng)組件在FPGA中實現(xiàn)，并且同其他系統(tǒng)組件一樣漓穿，只有明確實現(xiàn)才能在FPGA中存在嗤军。
Parameterization：在平臺設(shè)計器中，大部分Nios處理器的屬性都是參數(shù)化的晃危，包括內(nèi)核類型叙赚、緩存支持以及定制指令等等。
Processor Memory：處理器存儲僚饭，Nios II處理器必須從一個內(nèi)部或外部存儲設(shè)備中通過代碼導(dǎo)入進行啟動震叮。
Debug support：調(diào)試支持，為了能夠具有軟件調(diào)試支持功能鳍鸵，必須為Nios II處理器配置一個調(diào)試內(nèi)核苇瓣。調(diào)試通信通過一個可編程器實現(xiàn)，例如Intel FPGA下載器偿乖。
Reset vector：復(fù)位矩陣击罪，復(fù)位矩陣地址能夠被配置為任何存儲位置。
Exception vector：異常矩陣贪薪，異常矩陣地址能夠被配置為任何存儲地址媳禁。
3.2.2 平臺設(shè)計器設(shè)計
推薦的設(shè)計流程要求維持幾個小的平臺設(shè)計器系統(tǒng)，每個小系統(tǒng)能夠在Quartus Prime 工程和軟件中用于硬件測試画切。平臺設(shè)計器設(shè)計需要下列文件和目錄：
- Intel Quartus Prime Project File (.qpf)
- Intel Quartus Prime Settings File (.qsf)
此文件Intel Quartus Prime工程中所有器件竣稽、引腳、時序以及編譯設(shè)置文件霍弹。 - 頂層設(shè)計文件是下列類型中的一個：
— Block Design File (.bdf)
— Verilog Design File (.v)
— VHDL Design File (.vhd)
平臺設(shè)計器能為你的系統(tǒng)自動生成大部分的HDL文件毫别，所以當你在保存工程時不需要保持這些文件，僅僅將這些文件之間添加到設(shè)計中即可典格。 - Platform Designer Design File (.qsys)
- Platform Designer Information File (.sopcinfo)
此文件包含一個對平臺設(shè)計器系統(tǒng)的XML描述岛宦。平臺設(shè)計器以及下游工具，包括Nios II Software Build Tools（SBT）耍缴，都從該文件中獲取系統(tǒng)信息恋博。 - 軟件應(yīng)用源文件
通過將所需的文件復(fù)制到另一個路徑就能夠復(fù)制整個通常（包括硬件和軟件）齐佳。你可以創(chuàng)建一個腳本來完成復(fù)制過程。復(fù)制完成后债沮，你可以在合適的工具中進行修改來完成一個新的工程，這些工具包括：Intel Quartus Prime Software,Platform Designer,SBT for Eclipse,SBT in the command shell,或者IDE本鸣。
關(guān)于所有文件的信息疫衩，參考* Intel Quartus Prime Handbook Volume 1: Design and Synthesis.*的"Archiving Projects" 章節(jié)。
