姓名：任思遠

學(xué)號：17021210990

參考自：https://mp.weixin.qq.com/s/rxoxth9nehRcumQKVM1P8w

【嵌牛導(dǎo)讀】：隨著微電子技術(shù)的不斷創(chuàng)新和發(fā)展匹涮，大規(guī)模集成電路的集成度和工藝水平不斷提高税朴，微處理器和各種可編程大規(guī)模集成專用電路贰剥、半定制器件的大量應(yīng)用，開創(chuàng)了一個嶄新的應(yīng)用世界酣藻，文章將會介紹嵌入式系統(tǒng)的設(shè)計方法與三個設(shè)計層次。

【嵌牛鼻子】：嵌入式系統(tǒng)爷速，EDA迂求，CAD默伍，IP內(nèi)核庫

【嵌牛提問】：Linux嵌入式系統(tǒng)有哪幾個設(shè)計層次欢嘿？

【嵌牛正文】

嵌入式系統(tǒng)設(shè)計方法變化的背景

嵌入式系統(tǒng)設(shè)計方法的演化總的來說是因為應(yīng)用需求的牽引和IT技術(shù)的推動。

隨著微電子技術(shù)的不斷創(chuàng)新和發(fā)展也糊，大規(guī)模集成電路的集成度和工藝水平不斷提高炼蹦。硅材料與人類智慧的結(jié)合，生產(chǎn)出大批量的低成本狸剃、高可靠性和高精度的微電子結(jié)構(gòu)模塊掐隐，推動了一個全新的技術(shù)領(lǐng)域和產(chǎn)業(yè)的發(fā)展。在此基礎(chǔ)上發(fā)展起來的器件可編程思想和微處理(器)技術(shù)可以用軟件來改變和實現(xiàn)硬件的功能钞馁。微處理器和各種可編程大規(guī)模集成專用電路虑省、半定制器件的大量應(yīng)用，開創(chuàng)了一個嶄新的應(yīng)用世界僧凰，以至廣泛影響著并在逐步改變著人類的生產(chǎn)探颈、生活和學(xué)習(xí)等社會活動。

計算機硬件平臺性能的大幅度提高训措，使很多復(fù)雜算法和方便使用的界面得以實現(xiàn)伪节，大大提高了工作效率光羞，給復(fù)雜嵌入式系統(tǒng)輔助設(shè)計提供了物理基礎(chǔ)。

高性能的EDA綜合開發(fā)工具(平臺)得到長足發(fā)展怀大，而且其自動化和智能化程度不斷提高纱兑，為復(fù)雜的嵌入式系統(tǒng)設(shè)計提供了不同用途和不同級別集編輯、布局化借、布線潜慎、編譯、綜合屏鳍、模擬勘纯、測試、驗證和器件編程等一體化的易于學(xué)習(xí)和方便使用的開發(fā)集成環(huán)境钓瞭。

硬件描述語言HDL(Hardware DescrIPtion Language)的發(fā)展為復(fù)雜電子系統(tǒng)設(shè)計提供了建立各種硬件模型的工作媒介驳遵。它的描述能力和抽象能力強，給硬件電路山涡，特別是半定制大規(guī)模集成電路設(shè)計帶來了重大的變革堤结。目前，用得較多的有已成為IEEE為 STD1076標(biāo)準的VHDL鸭丛、IEEE STD 1364標(biāo)準的Verilog HDL和Altera公司企業(yè)標(biāo)準的AHDL等竞穷。

由于HDL的發(fā)展和標(biāo)準化，世界上出現(xiàn)了一批利用HDL進行各種集成電路功能模塊專業(yè)設(shè)計的公司鳞溉。其任務(wù)是按常用或?qū)Ｓ霉δ荞肏DL來描述集成電路的功能和結(jié)構(gòu)，并經(jīng)過不同級別的驗證形成不同級別的IP內(nèi)核模塊熟菲，供芯片設(shè)計人員裝配或集成選用看政。

IP(Intellectual Property)內(nèi)核模塊是一種預(yù)先設(shè)計好的甚至已經(jīng)過驗證的具有某種確定功能的集成電路、器件或部件抄罕。它有幾種不同形式允蚣。IP內(nèi)核模塊有行為(behavior)、結(jié)構(gòu)(structure)和物理(physical)3級不同程度的設(shè)計呆贿，對應(yīng)有主要描述功能行為的“軟IP內(nèi)核(soft IP core)”嚷兔、完成結(jié)構(gòu)描述的“固IP內(nèi)核(firm IP core)”和基于物理描述并經(jīng)過工藝驗證的“硬IP內(nèi)核(hard IP core)”3個層次。這相當(dāng)于集成電路(器件或部件)的毛坯做入、半成品和成品的設(shè)計技術(shù)冒晰。

軟IP內(nèi)核通常是用某種HDL文本提交用戶，它已經(jīng)過行為級設(shè)計優(yōu)化和功能驗證竟块，但其中不含有任何具體的物理信息翩剪。據(jù)此，用戶可以綜合出正確的門電路級網(wǎng)表彩郊，并可以進行后續(xù)結(jié)構(gòu)設(shè)計前弯，具有最大的靈活性蚪缀，可以很容易地借助于EDA綜合工具與其他外部邏輯電路結(jié)合成一體，根據(jù)各種不同的半導(dǎo)體工藝恕出，設(shè)計成具有不同性能的器件询枚。可以商品化的軟IP內(nèi)核一般電路結(jié)構(gòu)總門數(shù)都在5000門以上浙巫。但是金蜀，如果后續(xù)設(shè)計不當(dāng)，有可能導(dǎo)致整個結(jié)果失敗的畴。軟IP內(nèi)核又稱作虛擬器件渊抄。

硬IP內(nèi)核是基于某種半導(dǎo)體工藝的物理設(shè)計，已有固定的拓撲布局和具體工藝丧裁，并已經(jīng)過工藝驗證护桦，具有可保證的性能。其提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件煎娇，是可以拿來就用的全套技術(shù)二庵。

固IP內(nèi)核的設(shè)計深度則是介于軟IP內(nèi)核和硬IP內(nèi)核之間，除了完成硬IP內(nèi)核所有的設(shè)計外缓呛，還完成了門電路級綜合和時序仿真等設(shè)計環(huán)節(jié)催享。一般以門電路級網(wǎng)表形式提交用戶使用。

TI哟绊，Philips和Atmel等廠商就是通過Intel授權(quán)因妙，用其MCS51的IP內(nèi)核模塊結(jié)合自己的特長開發(fā)出有個性的與Intel MCS51兼容的單片機。

常用的IP內(nèi)核模塊有各種不同的CPU(32/64位CISC/RISC結(jié)構(gòu)的CPU或8/16位微控制器/單片機票髓，如8051等)攀涵、32/64位DSP(如320C30)、DRAM炬称、SRAM、EEPROM涡拘、Flashmemory玲躯、A/D、D/A鳄乏、MPEG/JPEG跷车、USB、PCI橱野、標(biāo)準接口朽缴、網(wǎng)絡(luò)單元、編譯器水援、編碼/解碼器和模擬器件模塊等密强。豐富的IP內(nèi)核模塊庫為快速地設(shè)計專用集成電路和單片系統(tǒng)以及盡快占領(lǐng)市場提供了基本保證茅郎。

軟件技術(shù)的進步，特別是嵌入式實時操作系統(tǒng)EOS(Embedded Operation System)的推出或渤，為開發(fā)復(fù)雜嵌入式系統(tǒng)應(yīng)用軟件提供了底層支持和高效率開發(fā)平臺系冗。EOS是一種功能強大、應(yīng)用廣泛的實時多任務(wù)系統(tǒng)軟件薪鹦。它一般都具有操作系統(tǒng)所具有的各種系統(tǒng)資源管理功能掌敬，用戶可以通過應(yīng)用程序接口API調(diào)用函數(shù)形式來實現(xiàn)各種資源管理。用戶程序可以在EOS的基礎(chǔ)上開發(fā)并運行池磁。它與通用系統(tǒng)機中的OS相比奔害，主要有系統(tǒng)內(nèi)核短小精悍、開銷小地熄、實時性強和可靠性高等特點华临。完善的EOS還提供各種設(shè)備的驅(qū)動程序。為了適應(yīng)網(wǎng)絡(luò)應(yīng)用和Internet應(yīng)用离斩。還可以提供TCP/IP協(xié)議支持银舱。目前流行的EOS有3Com公司的Palm OS、Microsoft公司的Windows CE和Windows NT Embedded4.0跛梗、日本東京大學(xué)的Tron和各種開放源代碼的嵌入式Linux以及國內(nèi)開發(fā)成功的凱思集團的Hopen OS和浙江大學(xué)的HBOS寻馏。

2，嵌入式系統(tǒng)設(shè)計方法的變化

過去擅長于軟件設(shè)計的編程人員一般對硬件電路設(shè)計“敬而遠之”核偿，硬件設(shè)計和軟件設(shè)計被認為是性質(zhì)完全不同的技術(shù)诚欠。

隨著電子信息技術(shù)的發(fā)展，電子工程出身的設(shè)計人員漾岳，往往還逐步涉足軟件編程轰绵。其主要形式是通過微控制器(國內(nèi)習(xí)慣稱作單片機)的應(yīng)用，學(xué)會相應(yīng)的匯編語言編程尼荆。在設(shè)計規(guī)模更大的集散控制系統(tǒng)時左腔，必然要用到已普及的PC機，以其為上端機捅儒，從而進一步學(xué)習(xí)使用Quick BASIC液样、C、C++巧还、VC和VB等高級語言編程作系統(tǒng)程序鞭莽，設(shè)計系統(tǒng)界面，通過與單片機控制的前端機進行多機通信構(gòu)成集中分布控制系統(tǒng)麸祷。

軟件編程出身的設(shè)計人員則很少有興趣去學(xué)習(xí)應(yīng)用電路設(shè)計澎怒。但是，隨著計算機技術(shù)的飛速發(fā)展阶牍，特別是硬件描述語言HDL的發(fā)明喷面，系統(tǒng)硬件設(shè)計方法發(fā)生了變化星瘾，數(shù)字系統(tǒng)的硬件組成及其行為完全可以用HDL來描述和仿真。在這種情況下乖酬，設(shè)計硬件電路不再是硬件設(shè)計工程師的專利死相，擅長軟件編程的設(shè)計人員可以借助于HDL工具來描述硬件電路的行為、功能咬像、結(jié)構(gòu)算撮、數(shù)據(jù)流、信號連接關(guān)系和定時關(guān)系县昂，設(shè)計出滿足各種要求的硬件系統(tǒng)肮柜。

EDA工具允許有兩種設(shè)計輸入工具，分別適應(yīng)硬件電路設(shè)計人員和軟件編程人員兩種不同背景的需要倒彰。讓具有硬件背景的設(shè)計人員用已習(xí)慣的原理圖輸入方式审洞，而讓具有軟件背景的設(shè)計人員用硬件描述語言輸入方式。由于用HDL描述進行輸入待讳，因而與系統(tǒng)行為描述更接近芒澜，且更便于綜合、時域傳遞和修改创淡，還能建立獨立于工藝的設(shè)計文件痴晦，所以，擅長軟件編程的人一旦掌握了HDL和一些必要的硬件知識琳彩，往往可以比習(xí)慣于傳統(tǒng)設(shè)計的工程師設(shè)計出更好的硬件電路和系統(tǒng)誊酌。所以，習(xí)慣于傳統(tǒng)設(shè)計的工程師應(yīng)該學(xué)會用HDL來描述和編程露乏。

3碧浊，嵌入式系統(tǒng)設(shè)計的3個層次

嵌入式系統(tǒng)設(shè)計有3個不同層次：

1. 第1層次：以PCB CAD軟件和ICE為主要工具的設(shè)計方法。

這是過去直至現(xiàn)在我國單片機應(yīng)用系統(tǒng)設(shè)計人員一直沿用的方法瘟仿，其步驟是先抽象后具體箱锐。

抽象設(shè)計主要是根據(jù)嵌入式應(yīng)用系統(tǒng)要實現(xiàn)的功能要求，對系統(tǒng)功能細化劳较，分成若干功能模塊驹止，畫出系統(tǒng)功能框圖，再對功能模塊進行硬件和軟件功能實現(xiàn)的分配兴想。

具體設(shè)計包括硬件設(shè)計和軟件設(shè)計幢哨。硬件設(shè)計主要是根據(jù)性能參數(shù)要求對各功能模塊所需要使用的元器件進行選擇和組合赡勘，其選擇的基本原則就是市場上可以購買到的性價比最高的通用元器件椰苟。必要時聊疲，須分別對各個沒有把握的部分進行搭試、功能檢驗和性能測試巩那，從模塊到系統(tǒng)找到相對優(yōu)化的方案，畫出電路原理圖驾窟。硬件設(shè)計的關(guān)鍵一步就是利用印制板(PCB)計算機輔助設(shè)計(CAD)軟件對系統(tǒng)的元器件進行布局和布線，接著是印制板加工、裝配和硬件調(diào)試凸丸。

工作量最大的部分是軟件設(shè)計。軟件設(shè)計貫穿整個系統(tǒng)的設(shè)計過程袱院，主要包括任務(wù)分析屎慢、資源分配、模塊劃分忽洛、流程設(shè)計和細化腻惠、編碼調(diào)試等。軟件設(shè)計的工作量主要集中在程序調(diào)試欲虚，所以軟件調(diào)試工具就是關(guān)鍵集灌。最常用和最有效的工具是在線仿真器(ICE)。

2. 第2層次：以EDA工具軟件和EOS為開發(fā)平臺的設(shè)計方法复哆。

隨著微電子工藝技術(shù)的發(fā)展欣喧，各種通用的可編程半定制邏輯器件應(yīng)運而生。在硬件設(shè)計時梯找，設(shè)計師可以利用這些半定制器件唆阿，逐步把原先要通過印制板線路互連的若干標(biāo)準邏輯器件自制成專用集成電路(ASIC)使用，這樣初肉，就把印制板布局和布線的復(fù)雜性轉(zhuǎn)換成半定制器件內(nèi)配置的復(fù)雜性酷鸦。然而，半定制器件的設(shè)計并不需要設(shè)計人員有半導(dǎo)體工藝和片內(nèi)集成電路布局和布線的知識和經(jīng)驗牙咏。

隨著半定制器件的規(guī)模越來越大臼隔，可集成的器件越來越多，使印制板上互連器件的線路妄壶、裝配和調(diào)試費用越來越少摔握，不僅大大減少了印制板的面積和接插件的數(shù)量，降低了系統(tǒng)綜合成本丁寄，增加了可編程應(yīng)用的靈活性氨淌，更重要的是降低了系統(tǒng)功耗，提高了系統(tǒng)工作速度伊磺，大大提高了系統(tǒng)的可靠性和安全性盛正。

這樣，硬件設(shè)計人員從過去選擇和使用標(biāo)準通用集成電路器件屑埋，逐步轉(zhuǎn)向自己設(shè)計和制作部分專用的集成電路器件豪筝，而這些技術(shù)是由各種EDA工具軟件提供支持的。

半定制邏輯器件經(jīng)歷了可編程邏輯陣列PLA、可編程陣列邏輯PAL续崖、通用陣列邏輯GAL敲街、復(fù)雜可編程邏輯器件CPLD和現(xiàn)場可編程門陣列FPGA的發(fā)展過程。其趨勢是集成度和速度不斷提高严望，功能不斷增強多艇，結(jié)構(gòu)趨于更合理，使用變得更靈活和方便像吻。

設(shè)計人員可以利用各種EDA工具和標(biāo)準的CPLD和FPGA等峻黍，設(shè)計和自制用戶專用的大規(guī)模集成電路。然后再通過自下而上的設(shè)計方法拨匆，把用半定制器件設(shè)計自制的集成電路奸披、可編程外圍器件、所選擇的ASIC與嵌入式微處理器或微控制器在印制板上布局涮雷、布線構(gòu)成系統(tǒng)阵面。

3. 第3層次：以IP內(nèi)核庫為設(shè)計基礎(chǔ)，用軟硬件協(xié)同設(shè)計技術(shù)的設(shè)計方法洪鸭。

20世紀90年代后样刷，進一步開始了從“集成電路”級設(shè)計不斷轉(zhuǎn)向“集成系統(tǒng)”級設(shè)計。目前已進入單片系統(tǒng)SOC(System o-n a chip)設(shè)計階段览爵，并開始進入實用階段置鼻。這種設(shè)計方法不是把系統(tǒng)所需要用到的所有集成電路簡單地二次集成到1個芯片上，如果這樣實現(xiàn)單片系統(tǒng)蜓竹，是不可能達到單片系統(tǒng)所要求的高密度箕母、高速度、高性能俱济、小體積嘶是、低電壓、低功耗等指標(biāo)的蛛碌，特別是低功耗要求聂喇。單片系統(tǒng)設(shè)計要從整個系統(tǒng)性能要求出發(fā)，把微處理器蔚携、模型算法希太、芯片結(jié)構(gòu)、外圍器件各層次電路直至器件的設(shè)計緊密結(jié)合起來酝蜒，并通過建立在全新理念上的系統(tǒng)軟件和硬件的協(xié)同設(shè)計誊辉，在單個芯片上完成整個系統(tǒng)的功能。有時也可能把系統(tǒng)做在幾個芯片上亡脑。

因為堕澄，實際上并不是所有的系統(tǒng)都能在一個芯片上實現(xiàn)的;還可能因為實現(xiàn)某種單片系統(tǒng)的工藝成本太高洲尊，以至于失去商業(yè)價值。目前奈偏，進入實用的單片系統(tǒng)還屬簡單的單片系統(tǒng)，如智能IC卡等躯护。但幾個著名的半導(dǎo)體廠商正在緊鑼密鼓地研制和開發(fā)像單片PC這樣的復(fù)雜單片系統(tǒng)惊来。

單片系統(tǒng)的設(shè)計如果從零開始，這既不現(xiàn)實也無必要棺滞。因為除了設(shè)計不成熟裁蚁、未經(jīng)過時間考驗，其系統(tǒng)性能和質(zhì)量得不到保證外继准，還會因為設(shè)計周期太長而失去商業(yè)價值枉证。

為了加快單片系統(tǒng)設(shè)計周期和提高系統(tǒng)的可靠性，目前最有效的一個途徑就是通過授權(quán)移必，使用成熟優(yōu)化的IP內(nèi)核模塊來進行設(shè)計集成和二次開發(fā)室谚，利用膠粘邏輯技術(shù)GLT(Glue Logic Technology)，把這些IP內(nèi)核模塊嵌入到SOC中崔泵。IP內(nèi)核模塊是單片系統(tǒng)設(shè)計的基礎(chǔ)秒赤，究竟購買哪一級IP內(nèi)核模塊，要根據(jù)現(xiàn)有基礎(chǔ)憎瘸、時間入篮、資金和其他條件權(quán)衡確定。購買硬IP內(nèi)核模塊風(fēng)險最小幌甘，但付出最大潮售，這是必然的。

但總的來說锅风，通過購買IP內(nèi)核模塊不僅可以降低開發(fā)風(fēng)險酥诽，還能節(jié)省開發(fā)費用，因為一般購買IP內(nèi)核模塊的費用要低于自己單獨設(shè)計和驗證的費用皱埠。當(dāng)然盆均，并不是所需要的IP內(nèi)核模塊都可以從市場上買得到。為了壟斷市場漱逸，有一些公司開發(fā)出來的關(guān)鍵IP內(nèi)核模塊(至少暫時)是不愿意授權(quán)轉(zhuǎn)讓使用的泪姨。像這樣的IP內(nèi)核模塊就不得不自己組織力量來開發(fā)。

這3個層次各有各的應(yīng)用范圍饰抒。從應(yīng)用開發(fā)角度看肮砾，在相當(dāng)長的一段時間內(nèi)，都是采用前2種方法袋坑。第3層次設(shè)計方法對一般具體應(yīng)用人員來說仗处，只能用來設(shè)計簡單的單片系統(tǒng)。而復(fù)雜的單片系統(tǒng)則是某些大的半導(dǎo)體廠商才能設(shè)計和實現(xiàn)的，并且用這種方法實現(xiàn)的單片系統(tǒng)婆誓，只可能是那些廣泛使用吃环、具有一定規(guī)模的應(yīng)用系統(tǒng)才值得投入研制。還有些應(yīng)用系統(tǒng)洋幻，因為技術(shù)問題或商業(yè)價值問題并不適宜用單片實現(xiàn)郁轻。

當(dāng)它們以商品形式推出相應(yīng)單片系統(tǒng)后，應(yīng)用人員只要會選用即可文留。所以好唯，3個層次的設(shè)計方法會并存，并不會簡單地用后者取代前者燥翅。 初級應(yīng)用設(shè)計人員會以第1種方法為主;富有經(jīng)驗的設(shè)計人員會以第2種方法為主;很專業(yè)的設(shè)計人員會用第3種方法進行簡單單片系統(tǒng)的設(shè)計和應(yīng)用骑篙。但所有的設(shè)計人員都可以應(yīng)用半導(dǎo)體大廠商推出的用第3種方法設(shè)計的專用單片系統(tǒng)。

4森书，結(jié)語

目前靶端，在我國3個層次的設(shè)計分別呈“面”、“線”凛膏、“點”的狀態(tài)躲查。

習(xí)慣于第1層次設(shè)計方法的電子信息系統(tǒng)設(shè)計人員需要逐步向第2層次過渡和發(fā)展;第2層次設(shè)計方法要由“線”逐步發(fā)展成“面”;第3層次設(shè)計方法需要國家有關(guān)部門根據(jù)IT發(fā)展戰(zhàn)略和規(guī)劃，組織各方面力量攻關(guān)译柏、協(xié)調(diào)發(fā)展镣煮。第3層次設(shè)計方法要由“點”逐步發(fā)展成“線”。