一衷掷、LVDS簡(jiǎn)介
1.１琳彩、LVDS信號(hào)介紹LVDS：Low Voltage Differential Signaling，低電壓差分信號(hào)蹦漠。LVDS傳輸支持速率一般在155Mbps（大約為77MHZ）以上椭员。LVDS是一種低擺幅的差分信號(hào)技術(shù)，它使得信號(hào)能在差分PCB線(xiàn)對(duì)或平衡電纜上以幾百M(fèi)bps的速率傳輸笛园，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗隘击。IEEE在兩個(gè)標(biāo)準(zhǔn)中對(duì)LVDS信號(hào)進(jìn)行了定義。ANSI/TIA/EIA-644中研铆，推薦最大速率為655Mbps埋同，理論極限速率為1.923Mbps。LVDS信號(hào)傳輸一般由三部分組成：差分信號(hào)發(fā)送器蚜印，差分信號(hào)互聯(lián)器莺禁，差分信號(hào)接收器。差分信號(hào)發(fā)送器：將非平衡傳輸?shù)腡TL信號(hào)轉(zhuǎn)換成平衡傳輸?shù)腖VDS信號(hào)窄赋。通常由一個(gè)IC來(lái)完成哟冬，如：DS90C031楼熄；差分信號(hào)接收器：將平衡傳輸?shù)腖VDS信號(hào)轉(zhuǎn)換成非平衡傳輸?shù)腡TL信號(hào)。通常由一個(gè)IC來(lái)完成浩峡，如：DS90C032可岂；差分信號(hào)互聯(lián)器：包括聯(lián)接線(xiàn)（電纜或者PCB走線(xiàn)），終端匹配電阻翰灾。按照IEEE規(guī)定缕粹，電阻為100歐。我們通常選擇為100纸淮，120歐平斩。
1.2、LVDS信號(hào)電平特性
LVDS物理接口使用1.2V偏置電壓作為基準(zhǔn)咽块，提供大約400mV擺幅绘面。LVDS驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線(xiàn)對(duì)的電流源組成（通常電流為3.5mA），LVDS接收器具有很高的輸入阻抗侈沪，因此驅(qū)動(dòng)器輸出的電流大部分都流過(guò)100Ω 的匹配電阻揭璃，并在接收器的輸入端產(chǎn)生大約350mV 的電壓。電流源為恒流特性亭罪，終端電阻在100――120歐姆之間瘦馍，則電壓擺動(dòng)幅度為：3.5mA * 100 = 350mV ；3.5mA * 120 = 420mV.
由邏輯“0”電平變化到邏輯“1”電平是需要時(shí)間的应役。由于LVDS信號(hào)物理電平變化在0情组。85――1。55V之間扛吞，其由邏輯“0”電平到邏輯“1”電平變化的時(shí)間比TTL電平要快得多呻惕，所以L(fǎng)VDS更適合用來(lái)傳輸高速變化信號(hào)。其低壓特點(diǎn)滥比，功耗也低亚脆。采用低壓技術(shù)適應(yīng)高速變化信號(hào)，在微電子設(shè)計(jì)中的例子很多盲泛，如：FPGA芯片的內(nèi)核供電電壓為2濒持。5V或1.8V；PC機(jī)的CPU內(nèi)核電壓寺滚，PIII800EB為1.8V柑营；數(shù)據(jù)傳輸領(lǐng)域中很多功能芯片都采用低電壓技術(shù)。
1.3村视、差分信號(hào)抗噪特性
從差分信號(hào)傳輸線(xiàn)路上可以看出官套，若是理想狀況，線(xiàn)路沒(méi)有干擾時(shí)，在發(fā)送側(cè)奶赔，可以形象理解為：IN=IN+-IN-在接收側(cè)惋嚎，可以理解為：IN+-IN-=OUT所以：OUT=IN在實(shí)際線(xiàn)路傳輸中，線(xiàn)路存在干擾站刑，并且同時(shí)出現(xiàn)在差分線(xiàn)對(duì)上另伍，在發(fā)送側(cè)，仍然是：IN=IN+-IN-線(xiàn)路傳輸干擾同時(shí)存在于差分對(duì)上绞旅，假設(shè)干擾為q摆尝，則接收則：(IN++q)-(IN--q)=IN+-IN-=OUT所以：OUT=IN噪聲被抑止掉。上述可以形象理解差分方式抑止噪聲的能力因悲。在實(shí)際芯片中堕汞，是在噪聲容限內(nèi)，采用“比較”及“量化”來(lái)處理的晃琳。
LVDS接收器可以承受至少±1V的驅(qū)動(dòng)器與接收器之間的地的電壓變化臼朗。由于LVDS驅(qū)動(dòng)器典型的偏置電壓為+1.2V，地的電壓變化蝎土、驅(qū)動(dòng)器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對(duì)于接收器的地是共模電壓绣否。這個(gè)共模范圍是：+0.2V～+2.2V誊涯。建議接收器的輸入電壓范圍為：0V～+2.4V。抑止共模噪聲是DS（差分信號(hào)）的共同特性蒜撮，如RS485,RS422電平暴构，采用差分平衡傳輸，由于其電平幅度大段磨，更不容易受干擾取逾，適合工業(yè)現(xiàn)場(chǎng)不太惡劣環(huán)境下通訊。
二．LVDS信號(hào)的PCB設(shè)計(jì)
1苹支、LVDS信號(hào)的工作原理和特點(diǎn)對(duì)于高速電路砾隅，尤其是高速數(shù)據(jù)總線(xiàn)，常用的器件一般有：ECL债蜜、BTL晴埂、GTL和GTL+等。這些器件的工藝成熟寻定，應(yīng)用也較為廣泛儒洛，但都存在一個(gè)共同的缺點(diǎn)，即功耗大狼速。新興的CM0S工藝的低壓差分信號(hào)(Low Voltage Differential Signal琅锻，簡(jiǎn)稱(chēng)LVDS)器件給了我們另一種選擇。LVDS低壓差分信號(hào)，最早由美國(guó)國(guó)家半導(dǎo)體公司(National Semiconductor)提出的一種高速串行信號(hào)傳輸電平恼蓬，由于它傳輸速度快惊完，功耗低，抗干擾能力強(qiáng)滚秩，傳輸距離遠(yuǎn)专执，易于匹配等優(yōu)點(diǎn)，迅速得到諸多芯片制造廠商和應(yīng)用商的青睞郁油，并通過(guò)TIA/EIA (Telecommunication Industry Association/Electronic Industries Association)的確認(rèn)本股，成為該組織的標(biāo)準(zhǔn)(ANSI/TIA/EIA-644 standard)。LVDS信號(hào)被廣泛應(yīng)用于計(jì)算機(jī)桐腌、通信以及消費(fèi)電子領(lǐng)域拄显，并被以PCI-Express為代表的第三代I/O標(biāo)準(zhǔn)中采用。LVDS器件的工作原理如下：
如圖1所示案站，其中發(fā)送端是一個(gè)3.5mA的電流源躬审，產(chǎn)生的3.5mA的電流通過(guò)差分線(xiàn)中的一路到接收端。由于接收端對(duì)于直流表現(xiàn)為高阻蟆盐，電流通過(guò)接收端的100Ω的匹配電阻產(chǎn)生350mV的電壓承边，同時(shí)電流經(jīng)過(guò)差分線(xiàn)的另一路流回發(fā)送端。當(dāng)發(fā)送端進(jìn)行狀態(tài)變化時(shí)石挂，通過(guò)改變流經(jīng)100Ω電阻的電流方向產(chǎn)生有效的'0'和'1' 態(tài)博助。LVDS的特點(diǎn)是電流驅(qū)動(dòng)模式，低電壓擺幅350mV可以提供更高的信號(hào)傳輸率痹愚，使用差分傳輸?shù)姆绞礁辉溃斎胄盘?hào)只與2個(gè)信號(hào)的差值有關(guān)，可將共模干擾抑制掉拯腮，可以使信號(hào)的噪聲和EMI都減少窖式。
綜上所述，LVDS有以下主要特點(diǎn)：
1.低的輸出電壓擺幅(350mV)动壤；
2.差分特征是磁干擾相互抵消萝喘，消除共模噪聲，減少EMI狼电；
3.傳輸速度快蜒灰，功耗低，抗干擾能力強(qiáng)肩碟，傳輸距離遠(yuǎn)强窖，易于匹配等優(yōu)點(diǎn)。
二削祈、LVDS信號(hào)在PCB上的設(shè)計(jì)
由LVDS信號(hào)的工作原理及特點(diǎn)可以看出：LVDS信號(hào)不僅是差分信號(hào)翅溺，而且還是高速數(shù)字信號(hào)脑漫；因此LVDS傳輸媒質(zhì)不管使用的是PCB線(xiàn)對(duì)還是電纜，都必須采取措施防止信號(hào)在媒質(zhì)終端發(fā)生反射咙崎，同時(shí)應(yīng)減少電磁干擾以保證信號(hào)的完整性优幸。只要我們?cè)诓季€(xiàn)時(shí)考慮到以上這些要素，設(shè)計(jì)高速差分線(xiàn)路板并不很困難褪猛。下面將簡(jiǎn)要介紹LVDS信號(hào)在PCB 上的設(shè)計(jì)要點(diǎn)：
1.布成多層板网杆。
有LVDS信號(hào)的印制板一般都要布成多層板。由于LVDS信號(hào)屬于高速信號(hào)伊滋，與其相鄰的層應(yīng)為地層碳却，對(duì)LVDS信號(hào)進(jìn)行屏蔽防止干擾。另外密度不是很大的板子笑旺，在物理空間條件允許的情況下昼浦，最好將LVDS信號(hào)與其它信號(hào)分別放在不同的層。例如筒主，對(duì)于四層板关噪，通常可以按以下進(jìn)行布層：LVDS信號(hào)層乌妙、地層使兔、電源層、其它信號(hào)層藤韵。
2.LVDS信號(hào)阻抗計(jì)算與控制火诸。
LVDS信號(hào)的電壓擺幅只有350 mV，適于電流驅(qū)動(dòng)的差分信號(hào)方式工作荠察。為了確保信號(hào)在傳輸線(xiàn)當(dāng)中傳播時(shí)不受反射信號(hào)的影響，LVDS信號(hào)要求傳輸線(xiàn)阻抗受控奈搜，通常差分阻抗為(100±10)Ω悉盆。阻抗控制的好壞直接影響信號(hào)完整性及延遲。如何對(duì)其進(jìn)行阻抗控制呢?
①馋吗、確定走線(xiàn)模式焕盟、參數(shù)及阻抗計(jì)算。LVDS分外層微帶線(xiàn)差分模式和內(nèi)層帶狀線(xiàn)差分模式兩種宏粤，分別如圖2脚翘、圖3所示。通過(guò)合理設(shè)置參數(shù)绍哎，阻抗可利用相關(guān)阻抗計(jì)算軟件(如POLAR-SI6000来农、CADENCE的ALLEGRO)計(jì)算也可利用阻抗計(jì)算公式計(jì)算。圖2崇堰、圖3為POLAR-SI6000阻抗計(jì)算軟件計(jì)算阻抗值沃于。阻抗計(jì)算公式計(jì)算阻抗涩咖。以上微帶線(xiàn)和帶狀線(xiàn)種方式阻抗計(jì)算公式分別為：
(i)微帶線(xiàn)(microstrip)
Z={87/[sqrt(εr+1.41)]}ln[5.98H/(0.8W+T)]
其中，W為線(xiàn)寬繁莹，T為走線(xiàn)的銅皮厚度檩互，H為走到參考平面的距離，εr是PCB板材質(zhì)的介電常數(shù)(dielectric Constant)咨演。此公式必須在0.1<(W/H)<2.0及1<(εr)<15的情況才能應(yīng)用闸昨。
(ii)帶狀線(xiàn)(stripline)
Z=[60/sqrt(εr)]ln{4H/[0.67π(T+0.8W)]}其中，H為兩參考平面的距離薄风，并且走線(xiàn)位于參考平面的中間饵较。此公式適應(yīng)于雙線(xiàn)，線(xiàn)間距與抗成正比，必須在W/H<0.35及T/H<0.25的情況才應(yīng)用痛单。由上面兩公式可以看出脯燃，雖然其計(jì)算公式各不同，但阻抗值均與絕緣層厚度成正比打洼，與介電常數(shù)、線(xiàn)的厚度及寬度成反比逆粹。
②募疮、走平行等距線(xiàn)(如圖4)。確定走線(xiàn)線(xiàn)寬及間距僻弹，在走線(xiàn)時(shí)要嚴(yán)格按照計(jì)算出的線(xiàn)寬和間距阿浓，兩線(xiàn)間距要一直保持不變，也就是要保持平行(如圖4示)蹋绽。平行的方式有兩種： 一種為兩條線(xiàn)走在同一線(xiàn)層(side-by-side)芭毙，另一種為兩條線(xiàn)走在上下相兩層(over-under)。一般盡量避免使用后者即層間差分信號(hào)卸耘，因?yàn)樵赑CB板的實(shí)際加工過(guò)程中退敦，由于層疊之間的層壓對(duì)準(zhǔn)精度大大低于同層蝕刻精度，以及層壓過(guò)程中的介質(zhì)流失蚣抗，不能保證差分線(xiàn)的間距等于層間介質(zhì)厚度侈百，會(huì)造成層間差分對(duì)的差分阻抗變化。困此建議盡量使用同層內(nèi)的差分翰铡。
3.緊耦合原則钝域。
在計(jì)算線(xiàn)寬和間距時(shí)最好遵守緊耦合的原則，也就是差分對(duì)線(xiàn)間距小于或等于線(xiàn)寬锭魔。當(dāng)兩條差分信號(hào)線(xiàn)距離很近時(shí)例证，電流傳輸方向相反，其磁場(chǎng)相互抵消迷捧，電場(chǎng)相互耦合战虏，電磁輻射也要小得多拣宰。
4.走短線(xiàn)、直線(xiàn)烦感。
為確保信號(hào)的質(zhì)量巡社，LVDS差分對(duì)走線(xiàn)應(yīng)該盡可能地短而直，減少布線(xiàn)中的過(guò)孔數(shù)手趣，避免差分對(duì)布線(xiàn)太長(zhǎng)晌该，出現(xiàn)太多的拐彎，拐彎處盡量用45°或弧線(xiàn)绿渣，避免90°拐彎朝群。
5.不同差分線(xiàn)對(duì)間處理。
LVDS對(duì)走線(xiàn)方式的選擇沒(méi)有限制中符，微帶線(xiàn)和帶狀線(xiàn)均可姜胖，但是必須注意要有良好的參考平面。對(duì)不同差分線(xiàn)之間的間距要求間隔不能太小淀散，至少應(yīng)大于3～5倍差分線(xiàn)間距右莱。必要時(shí)在不同差分線(xiàn)對(duì)之間加地孔隔離以防止相互問(wèn)的串?dāng)_。
6.LVDS信號(hào)遠(yuǎn)離其它信號(hào)档插。
對(duì)LVDS信號(hào)和其它信號(hào)比如TTL信號(hào)慢蜓，最好使用不同的走線(xiàn)層，如果因?yàn)樵O(shè)計(jì)限制必須使用同一層走線(xiàn)郭膛，LVDS和TTL的距離應(yīng)該足夠遠(yuǎn)晨抡，至少應(yīng)大于3～5倍差分線(xiàn)間距。
7.LVDS差分信號(hào)不可以跨平面分割则剃。
盡管兩根差分信號(hào)互為回流路徑耘柱，跨分割不會(huì)割斷信號(hào)的回流，但是跨分割部分的傳輸線(xiàn)會(huì)因?yàn)槿鄙賲⒖计矫娑鴮?dǎo)致阻抗的不連續(xù)(如圖5箭頭處所示棍现，其中GND1帆谍、GND2為L(zhǎng)VDS相鄰的地平面)。
8.接收端的匹配電阻的布局轴咱。
對(duì)接收端的匹配電阻到接收管腳的距離要盡量靠近。如圖5的矩形處為接收端的匹配電阻烈涮。
9.匹配電阻的精度要求朴肺。
對(duì)于點(diǎn)到點(diǎn)的拓?fù)洌呔€(xiàn)的阻抗通臣崆ⅲ控制在100Ω戈稿，但匹配電阻可以根據(jù)實(shí)際的情況進(jìn)行調(diào)整。電阻的精度最好是1%～2%讶舰。因?yàn)楦鶕?jù)經(jīng)驗(yàn)鞍盗，10%的阻抗不匹配就會(huì)產(chǎn)生5%的反射需了。
三、LVDS信號(hào)PCB設(shè)計(jì)實(shí)例
根據(jù)以上處理原則般甲，簡(jiǎn)單介紹一塊LVDS信號(hào)PCB設(shè)計(jì)實(shí)例肋乍，此板為16層多層印制板，疊層與板材(FR-4板材)關(guān)系如圖6敷存。
LVDS信號(hào)分別走在L1和L16層墓造，L1的屏蔽層為G2，L16屏蔽層為G15(其中G2锚烦、G15是一完整的地平面)觅闽，這樣不但可以減少過(guò)孔數(shù)、線(xiàn)短涮俄，而且每個(gè)LVDS信號(hào)層都有完整的參考地平面相鄰蛉拙。利用POLAR-SI6000計(jì)算表面微帶差分走線(xiàn)：線(xiàn)寬6mils，線(xiàn)間距為6mils彻亲，阻抗理論計(jì)算值為99.1Ω孕锄。在生產(chǎn)過(guò)程中通過(guò)嚴(yán)格控制各種參數(shù)，利用CITS500S阻抗測(cè)試儀測(cè)試附連板的阻抗值范圍為(95.6～106.8)Ω睹栖，完全符合阻抗控制要求硫惕。
