靜態(tài)時(shí)序分析
靜態(tài)時(shí)序分析是采用窮盡分析方法來(lái)提取出整個(gè)電路存在的所有時(shí)序路徑橄教，計(jì)算信號(hào)在這些路徑上的傳播延時(shí)，檢查信號(hào)的建立和保持時(shí)間是否滿足時(shí)序要求，通過(guò)對(duì)最大路徑延時(shí)和最小路徑延時(shí)的分析，找出違背時(shí)序約束的錯(cuò)誤蔚袍。它不需要輸入向量就能窮盡所有的路徑，且運(yùn)行速度很快配名、占用內(nèi)存較少啤咽，不僅可以對(duì)芯片設(shè)計(jì)進(jìn)行全面的時(shí)序功能檢查晋辆，而且還可利用時(shí)序分析的結(jié)果來(lái)優(yōu)化設(shè)計(jì)，因此靜態(tài)時(shí)序分析已經(jīng)越來(lái)越多地被用到數(shù)字集成電路設(shè)計(jì)的驗(yàn)證中宇整。
測(cè)試向量/測(cè)試向量：
就是用來(lái)測(cè)試模塊的激勵(lì)信號(hào)瓶佳。模塊編好了以后，用一系列的激勵(lì)信號(hào)作為輸入鳞青，然后查看模塊的輸出信號(hào)是否正確霸饲，來(lái)驗(yàn)證模塊是否正確。
動(dòng)態(tài)時(shí)序分析
動(dòng)態(tài)時(shí)序模擬就是通常的仿真盼玄，因?yàn)椴豢赡墚a(chǎn)生完備的測(cè)試向量，覆蓋門級(jí)網(wǎng)表中的每一條路徑潜腻。因此在動(dòng)態(tài)時(shí)序分析中埃儿，無(wú)法暴露一些路徑上可能存在的時(shí)序問(wèn)題。
動(dòng)態(tài)時(shí)序驗(yàn)證是在驗(yàn)證功能的同時(shí)驗(yàn)證時(shí)序融涣，需要輸入向量作為激勵(lì)童番。隨著規(guī)模增大，所需要的向量數(shù)量以指數(shù)增長(zhǎng)威鹿，驗(yàn)證所需時(shí)間占到整個(gè)設(shè)計(jì)周期的50%剃斧，且這種方法難以保證足夠的覆蓋率，因而對(duì)片上系統(tǒng)芯片設(shè)計(jì)已成為設(shè)計(jì)流程的瓶頸忽你，所以必須有更有效的時(shí)序驗(yàn)證技術(shù)取代它幼东。
動(dòng)態(tài)時(shí)序仿真的優(yōu)點(diǎn)是比較精確，而且同靜態(tài)時(shí)序相比較科雳，它適用于更多的設(shè)計(jì)類型根蟹。
但是它也存在著比較明顯的缺點(diǎn)：
- 首先是分析的速度比較慢；
- 其次是它需要使用輸入矢量糟秘，這使得它在分析的過(guò)程中有可能會(huì)遺漏一些關(guān)鍵路徑(critical paths)简逮，因?yàn)檩斎胧噶课幢厥菍?duì)所有相關(guān)的路徑都敏感的。
