發(fā)簡信
IP屬地：陜西
-
7系列FPGA中有關IOSTANDARD警告和錯誤的處理方法
在用Xilinx Kintex-7 FPGA的Aurora IP核時，發(fā)現(xiàn)他的例程無法生成bit文件悠鞍，錯誤信息如下： Xilinx官網(wǎng)對此的回復...
-
FPGA的亞穩(wěn)態(tài)1. 應用背景 1.1 亞穩(wěn)態(tài)發(fā)生原因 在FPGA系統(tǒng)中软驰，如果數(shù)據(jù)傳輸中觸發(fā)器的Tsu和Th不滿足锭亏，或者復位過程中復位信號的釋放相對于有效時鐘沿...
-
FPGA復位——同步復位和異步復位
其他參考資料：FPGA中復位信號的設計FPGA同步復位異步復位異步復位同步釋放---關于復位的問題FPGA同步復位，異步復位以及異步復位同步釋放...
-
時鐘分頻之奇分頻（5分頻）
來源：[原創(chuàng)][FPGA]時鐘分頻之奇分頻（5分頻） 其實現(xiàn)很簡單，主要為使用兩個計數(shù)模塊分別計數(shù)怔匣，得到兩個波形進行基本與或操作完成桦沉。直接貼出代...
-
FPGA狀態(tài)機其他參考：主要是區(qū)分moore狀態(tài)機和mealy狀態(tài)機的剿骨。[原創(chuàng)][FPGA]有限狀態(tài)機FSM學習筆記（一）[轉(zhuǎn)載][FPGA]有限狀態(tài)機FSM...
-
扇入（fan-in）和扇出（fan-out）
來源：FPGA 扇入扇出 The number of circuits that can be fed input signals from a...
-
Verilog循環(huán)語句在Verilog HDL中存在著四種類型的循環(huán)語句，用來控制執(zhí)行語句的執(zhí)行次數(shù)羽资。其語法和用途與C語言很類似 forever 連續(xù)執(zhí)行過程語句。 ...
-
典型FPGA開發(fā)流程FPGA的設計流程就是利用EDA開發(fā)軟件和編程工具對FPGA芯片進行開發(fā)的過程腹暖。FPGA的開發(fā)流程一般如下圖所示汇在，包括電路設計脏答、設計輸入、功能仿...
-
防止FPGA設計中綜合后的信號被優(yōu)化來源：5.防止FPGA設計中綜合后的信號被優(yōu)化 隨著FPGA設計復雜程度越來越高，芯片內(nèi)部邏輯分析功能顯得越來越重要黄绩。硬件層次上的邏輯分析儀價格...