這是IC男奮斗史的第12篇原創(chuàng)
關(guān)注公眾號【IC男奮斗史】，讓我們一起擼起袖子加油干氓辣！
本文2116字秒裕，預(yù)計閱讀6分鐘。
接上文：鳳姐如何變冰冰钞啸？
本文主要介紹芯片后道封測流程几蜻。
3 芯片封裝
芯片封裝的流程也很復(fù)雜，通常也需要經(jīng)歷幾十甚至上百道工序体斩，這里我主要給大家介紹下其中的一些關(guān)鍵環(huán)節(jié)入蛆。
封裝的第一道核心工序是晶圓切割，切割之前通常會按要求對晶圓背部進(jìn)行打磨(backgrind)硕勿，使其達(dá)到封裝需要的厚度。
然后再把晶圓按照die的大小進(jìn)行切割枫甲，切割過程中會用純水一邊清洗一邊降溫源武，切割完成后晶圓上的每一顆die就會獨(dú)立出來。
最后再根據(jù)CP測試輸出的Inkless Map把晶圓上CP測試pass的die取出來去做封裝想幻。
對于不同的封裝形式粱栖，接下來的流程都不盡相同。這里我們以FCBGA和QFP為例脏毯，給大家做簡單敘述闹究。
對于FCBGA封裝，接下來我們會把基板食店、die和金屬散熱片堆疊在一起渣淤，就形成了通常我們看到的FCBGA芯片的樣子赏寇。基板相當(dāng)于一個底座价认，為die提供電氣與機(jī)械界面嗅定。金屬散熱片主要負(fù)責(zé)die的散熱，同時也和基板一起對內(nèi)部的die起保護(hù)作用用踩。
對于傳統(tǒng)的QFP封裝渠退，接下來我們會把die放到引腳框架(leadframe)里邊，leadframe通常是矩形結(jié)構(gòu)脐彩，可以同時放置多個die碎乃。
然后再對每一個die進(jìn)行打線(wire bonding)，將die內(nèi)部的pad引出到leadframe的引腳上惠奸，使內(nèi)部的die到外部的引腳建立電氣連接梅誓。接下來再給leadframe中每一個放die的位置灌入塑封材料，使die密封在內(nèi)部晨川。
最后再把leadframe按照每一個die位置切開证九，并把引腳壓彎，這樣QFP封裝的芯片就成型了共虑。
芯片封裝是溝通芯片內(nèi)部世界與外部電路的橋梁愧怜，同時還可以起到安放、固定妈拌、密封拥坛、保護(hù)芯片和增強(qiáng)電熱性能的作用，是半導(dǎo)體制造業(yè)的核心技術(shù)尘分。芯片封裝就好比給芯片穿上外套猜惋，不同形式的封裝代表不同樣式的外套，使用環(huán)境各不相同培愁，價格也各不相同著摔。
而且隨著摩爾定律逐漸接近極限，未來半導(dǎo)體集成度提高的方向很可能會往封裝方面發(fā)展定续，2.5D/3D封裝技術(shù)也是目前半導(dǎo)體行業(yè)最前沿最熱門的研究領(lǐng)域之一谍咆。
了解芯片封裝流程對于從事芯片封裝相關(guān)的崗位來說是很有必要的，尤其是封測廠技術(shù)人員私股，或者芯片研發(fā)團(tuán)隊的封裝相關(guān)崗位如產(chǎn)品工程師摹察、封裝設(shè)計工程師、封裝NPI工程師等倡鲸，都屬于必備技能供嚎。
4 FT測試
FT是Final Test的縮寫，通常是芯片出貨前的最后一道測試。FT測試屬于芯片級測試克滴，是通過測試板(Loadboard)和測試插座(Socket)使自動化測試設(shè)備(ATE)到封裝后的芯片之間建立電氣連接逼争。FT測試的目的是篩選出滿足設(shè)計規(guī)格的產(chǎn)品賣給客戶。
FT測試需要的硬件設(shè)備包括測試板偿曙、測試插座氮凝、ATE測試機(jī)臺、Handler以及Change Kit望忆。其中Handler也稱為自動化分類機(jī)罩阵，是用來實(shí)現(xiàn)FT測試自動化的設(shè)備，Change Kit屬于Handler的配套治具启摄。
測試工程師需要基于ATE測試平臺開發(fā)FT測試程序稿壁，內(nèi)容通常包括電氣連接性測試、功能測試和參數(shù)測試等歉备。程序會根據(jù)測試結(jié)果Pass或者Fail進(jìn)行物理分Bin傅是，也就是說把pass和fail芯片物理上分到不同的容器中。
這里我們也會把不同類型的Fail芯片分到不同的物理容器中蕾羊，方便對特定類型的fail芯片進(jìn)行分析或者重測喧笔。
FT測試結(jié)果也是以良率的形式進(jìn)行統(tǒng)計，F(xiàn)T良率就是指pass芯片占測試芯片總數(shù)的百分比龟再。FT測試是保證芯片質(zhì)量的最后一道關(guān)卡书闸，也是芯片測試階段最重要的環(huán)節(jié)。
理想的FT測試程序是100%覆蓋率利凑，也就是說所有的測試項目全部放在FT測試階段浆劲。但是這樣做的成本是非常高的。
首先哀澈，F(xiàn)T測試Fail損失的是封裝后的芯片牌借，包含了封裝的成本。其次割按，較高的測試覆蓋率需要更多的ATE測試資源膨报，也就意味著FT測試并行度會降低，這樣會增加測試成本适荣。兩個site并行測試比一個site單獨(dú)測試肯定要劃算丙躏。所以，需要將FT測試與CP測試綜合考慮才能找到相對優(yōu)化的測試方案束凑。
例如，有一些對封裝不敏感的測試項栅盲，我們就放在CP測汪诉，F(xiàn)T不測；有一些跟封裝關(guān)系特別密切的測試項，我們就可以放在FT測扒寄，CP不測鱼鼓。總之该编，芯片測試(CP和FT)是一個整體迄本，需要綜合考量，找到較好的測試方案课竣。
5 SLT測試
SLT是System Level Test的縮寫嘉赎，SLT測試屬于板級或系統(tǒng)級測試，也是通過測試板和測試插座使測試主機(jī)到封裝后的芯片之間建立電氣連接于樟。SLT測試的目的是提高產(chǎn)品板生產(chǎn)良率公条，減少產(chǎn)品板生產(chǎn)成本。
通常迂曲，半導(dǎo)體公司如果直接出售芯片一般不需要做SLT測試靶橱，F(xiàn)T測試完成后就可以直接出貨給客戶。但是有很多半導(dǎo)體企業(yè)都是出售搭載芯片的產(chǎn)品板給客戶路捧，或者像Intel處理器這樣功能相對固定的芯片关霸，需要在FT測試之后再加一道SLT測試。
SLT測試需要的硬件設(shè)備包括測試板杰扫、測試插座队寇、Handler、Change Kit以及測試主機(jī)與連接線等涉波。
SLT測試屬于定制化測試英上，軟件部分靈活度比較高，不需要基于自動化測試平臺開發(fā)啤覆，完全由測試工程師自主開發(fā)苍日。
SLT測試內(nèi)容通常包括芯片功能測試、高速接口測試以及DDR內(nèi)存相關(guān)的測試等窗声。與FT測試相同相恃，程序會根據(jù)測試結(jié)果Pass或者Fail對芯片進(jìn)行物理分Bin。
SLT測試結(jié)果也是以良率的形式進(jìn)行統(tǒng)計笨觅，SLT良率就是指pass芯片占測試芯片總數(shù)的百分比拦耐。
從目前半導(dǎo)體發(fā)展的趨勢看，在5G见剩、物聯(lián)網(wǎng)和人工智能的大力發(fā)展與推動下杀糯，專用型芯片已經(jīng)逐漸成為未來的主流形式。相應(yīng)的苍苞，SLT測試在芯片測試領(lǐng)域的受重視程度也越來越高固翰。在不久的將來狼纬，SLT測試很可能將會成為芯片測試中最重要的環(huán)節(jié)。
了解FT測試和SLT測試對于從事半導(dǎo)體封裝測試相關(guān)的崗位比較重要骂际，尤其是封測廠如日月光疗琉、安靠、長電等測試相關(guān)的技術(shù)人員歉铝，或者芯片研發(fā)團(tuán)隊的量產(chǎn)相關(guān)崗位如產(chǎn)品工程師盈简、測試工程師等，都屬于必備的基礎(chǔ)知識太示。
花了這么多時間柠贤，終于把芯片生產(chǎn)測試流程給大家講清楚了。希望我講的內(nèi)容能讓大家對芯片的生產(chǎn)測試流程有一些了解先匪，知道芯片是怎么來的种吸。如果你正在或者將來從事半導(dǎo)體行業(yè)，希望這些內(nèi)容能夠幫助到你呀非。
全文完坚俗。
相關(guān)文章：
文末掃碼加杰哥微信岸裙，免費(fèi)提供各種半導(dǎo)體行業(yè)研報：
END
關(guān)注公眾號【IC男奮斗史】猖败，讓我們一起擼起袖子加油干！
