1/3 考前復(fù)習(xí)

考試說明

• 填空題瓶佳，8道桌粉，共16分
• 選擇題蒸绩，7道，共14分
• 解答題铃肯，7道患亿，共70分

往年真題及答案

https://wws.lanzoui.com/iiwdFqtlr6j
密碼:dvgc

• 第一套卷子答案更正

2蜜暑、3答案錯誤
6：克服空翻：維阻扶关、邊沿另凌、主從
7：p92
9：舍尾量化Δ汁汗、四舍五入量化0.5Δ
10：f>=2fm
11：p312斤蔓，比較器粟按、轉(zhuǎn)換器中捆、分配器漂彤、寄存器
14：注意如果是DRAM雾消，數(shù)據(jù)線條數(shù)要除以2
15：C，基于SRAM技術(shù)挫望。
七：注意是置數(shù)Q3100
八：移位反了
九：左邊是字線立润，右邊是位線

考點歸納

• 第五章課后習(xí)題答案
  https://wws.lanzoui.com/in5TLqvguha
  密碼:4yek

• 第六章課后習(xí)題答案
  https://wws.lanzoui.com/iqCqXqwermb
  密碼:1dms

第五章易混淆知識點

空翻：鐘控電位觸發(fā)器
無空翻：維阻、邊沿（D媳板、JK桑腮、T、T'）蛉幸、主從
翻轉(zhuǎn)：JK破讨、T、T'

• 4位加法器74161（題5.14奕纫、5.15提陶、5.16）

• 4位雙向移存器74194

2/3 學(xué)習(xí)筆記

01 - 數(shù)制與編碼

一、數(shù)制轉(zhuǎn)換
二進(jìn)制（0, 1）
八進(jìn)制（0, 1, 2, 3, 4, 5, 6, 7）
十進(jìn)制（0, 1, 2, 3, 4, 5, 6, 7, 8, 9）
十六進(jìn)制（0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F）
1若锁、二進(jìn)制與十進(jìn)制之間的轉(zhuǎn)換

2搁骑、二進(jìn)制與十六進(jìn)制之間的轉(zhuǎn)換

3、二進(jìn)制與八進(jìn)制之間的轉(zhuǎn)換

二又固、BCD 編碼
利用4位二進(jìn)制碼表示1位十進(jìn)制數(shù)仲器，也就是只能表示0~9，常用的是 8421BCD碼仰冠，其與自然二進(jìn)制碼相似乏冀。

02 - 邏輯代數(shù)

一、常見邏輯運(yùn)算及邏輯門

題1洋只、函數(shù) F=AB+BC辆沦，令 F=1 的輸入ABC組合為（D）昼捍。
A. ABC=000
B. ABC=010
С. ABC =101
D. ABC=110
題2、已知 F=ABC+CD肢扯，下列選項中的（C）肯定可以使 F=1妒茬。
A.A=0, BC=1
B.B=1,C=1
C.BC=1,D=1
D.C=1,D=0
題3、連續(xù) 5 個 “1” 異或的結(jié)果為（1）蔚晨。

題4乍钻、僅當(dāng)輸入變量全為1時，輸出才為0铭腕，則輸出與輸入的關(guān)系為（B）银择。
A.或非
B.與非
C.同或
D.異或
題5、三態(tài)門的輸出有三個狀態(tài)累舷，分別為（高電平）浩考、（低電平）和（高阻態(tài)）。
題6被盈、下列幾種 TTL 電路中析孽，輸出端可直接相連完成線與邏輯功能的門電路是（C）。
A.或非門
B.與非門
C.OC門
D.三態(tài)門

二害捕、規(guī)則及常用形式
1绿淋、反演規(guī)則

2、對偶規(guī)則

3尝盼、與非 一 與非表達(dá)式

4吞滞、最小項
例：兩個變量 A、B 可構(gòu)成4個最小項：非A非B盾沫、非AB裁赠、A非B、AB赴精。
最小項是一個包含所有輸入的與項佩捞。n個變量的最小項有 2^n 個。

03 - 卡諾圖

一蕾哟、卡諾圖

二一忱、卡諾圖的畫法
題1、畫出函數(shù) F = Σm (1, 5, 6, 7, 11, 12, 13, 15) 的卡諾圖谭确。

題2帘营、畫出函數(shù) F=AB+AC+非B非C+非A非B 的卡諾圖。

三逐哈、利用卡諾圖化筒邏輯函數(shù)
題1芬迄、四變量最小項 AB非CD 有（4）個最小項與其邏輯相鄰。

題2昂秃、利用卡諾圖化簡邏輯函數(shù) F(A, B, C, D) = Σm (0, 2, 3, 6, 7, 8, 10, 11）

題3禀梳、利用卡諾圖化簡邏輯函數(shù) F = 非A非B非C+ A非C非D+ 非AB +ABC非D+非A非BC +非AB非D杜窄。

題4、請利用卡諾圖化簡該邏輯函數(shù) F(A, B, C, D) = Σm (0, 4, 9, 13, 14)+Σd (2, 5, 7, 8, 10, 15)

題5算途、已知函數(shù) Y = A非B非C+非B非CD+非A非CD+A非BC非D+非A非BC非D 中所有輸入變量不能同時為0塞耕，且A、B變量不能同時為1郊艘。用卡諾圖化簡法化簡該邏輯函數(shù)荷科。

題6、用卡諾圖化簡法將以下函數(shù)化為最簡與或形式纱注。

04 - 組合邏輯電路

一、組合邏輯電路分析
題1胆胰、組合邏輯電路如圖所示狞贱。
（1）寫出輸出 F 的邏輯表達(dá)式，并化為與或式蜀涨；
（2）分析此電路的邏輯功能瞎嬉；
（3）根據(jù)輸入 A、B 的波形厚柳，畫出輸出 F 的波形氧枣。

題2、寫出如圖所示電路的真值表及邏輯表達(dá)式别垮，并分析其邏輯功能便监。

題3、全加器與半加器的區(qū)別為（B）
A.不包含異或運(yùn)算
B.加數(shù)中包含來自低位的進(jìn)位
C.無進(jìn)位
D.有進(jìn)位

題4碳想、有一組合邏輯電路烧董，其輸入及輸出的波形如圖所示。請列出真值表胧奔，寫出邏輯表達(dá)式逊移，并化簡得到最簡與或表達(dá)式。

二龙填、 組合邏輯電路設(shè)計
題1胳泉、設(shè)計一個三人表決的邏輯電路，當(dāng)有兩人或兩人以上贊同時岩遗，決議通過扇商。要求：（1）列出真值表（2）寫出表達(dá)式并化筒（3）要求采用“與非門”實現(xiàn)電路，畫出電路圖喘先。

題2钳吟、試設(shè)計一個 8421BCD 碼的檢碼電路。要求當(dāng)輸入量 DCBA≤4或≥8 時窘拯，電路輸出 L 為高電平红且，否則為低電平坝茎。試用與非門設(shè)計該電路。要求：（1）寫出真值表（2）寫出函數(shù)式并化簡（3）畫出由與非門實現(xiàn)的邏輯電路暇番。

三嗤放、競爭與冒險
題1、組合邏輯電路的競爭冒險是由于（D）引起的壁酬。
A.電路不是最簡
B.電路有多個輸出
C.電路中使用不同的門電路
D.電路中存在延時
題2次酌、給定組合邏輯電路的邏輯函數(shù)為：F=非AD+非A非C +AB非C，請判斷是否存在競爭冒險現(xiàn)象舆乔，如果存在如何消除岳服。

05 - 常用組合邏輯器件

一、常用組合邏輯器件

題1希俩、已知 74LS138 譯碼器的三個使能端為 E1=1吊宋，E2=0，E3=0 時颜武，地址碼 A2A1A0=011璃搜，則輸出 Y7~Y0 為（C）。
A.11111101 B.10111111 C.11110111 D.11111111
解：地址碼 A2A1A0=011鳞上，則 Y3 輸出有效这吻，為低電平，其余皆為高電平篙议，即 Y7~Y0 為11110111唾糯。

題2、一個譯碼器若有100個譯碼輸出端涡上，則譯碼器地址輸入端至少有（7）個趾断。
解：輸出端 Y0~Y99，(99)10 = (1100011)2吩愧，即 7 個輸入端芋酌。
題3、74148 是8線-3線優(yōu)先編碼器雁佳，編碼輸入輸出均為低電平有效脐帝，若輸入為11011001，輸出Y2Y1Y0 應(yīng)為（010）糖权。
解：非I5=非I2=非I1=0堵腹，非I5優(yōu)先級最高，因為 5=101星澳，所以 Y2Y1Y0=010疚顷。

二、綜合應(yīng)用
題1、利用 74138 實現(xiàn)邏輯函數(shù) Z=A⊕B⊕C腿堤。

題2阀坏、用3-8譯碼器 74138 構(gòu)成邏輯電路如圖所示，試寫出 F1笆檀、F2 的邏輯表示式忌堂，列出真值表，并分析電路的邏輯功能酗洒。

題3士修、利用 74LS151（8選1數(shù)據(jù)選擇器）實現(xiàn)邏輯函數(shù) F=A⊕B⊕C。

題4樱衷、74HC151（8選1數(shù)據(jù)選擇器）的連接方式如下圖所示棋嘲，寫出 Y 的表達(dá)式。

題5箫老、設(shè)計一個8421碼的判奇電路封字，當(dāng)輸入碼為奇數(shù)個1時，輸出1耍鬓，否則為0。用8選1數(shù)據(jù)選擇器74LS151加若干門電路實現(xiàn)流妻，畫出電路圖牲蜀。

06 - 觸發(fā)器

一、觸發(fā)器的觸發(fā)方式
1绅这、當(dāng)它被特定信號觸發(fā)時涣达，輸出發(fā)生變化。觸發(fā)器的輸出是由當(dāng)前狀態(tài)和當(dāng)前輸入決定的证薇。
2度苔、觸發(fā)方式有三種：為電平觸發(fā)、主從觸發(fā)浑度、邊沿觸發(fā)寇窑。

二、觸發(fā)器的邏輯功能
1箩张、RS 觸發(fā)器

2甩骏、D 觸發(fā)器

題1、如圖先慷，帶有異步復(fù)位端RD的邊沿D觸發(fā)器的時鐘脈沖CP饮笛、輸入D及RD的波形如圖所示，畫出其輸出端的電壓波形论熙。

3福青、JK 觸發(fā)器

4、T 觸發(fā)器

題1、對于JK觸發(fā)器无午，若J=K媒役，則可完成 T 觸發(fā)器的邏輯功能。若J=非k指厌，則可完成 D 觸發(fā)器的邏輯功能刊愚。
題2、欲使JK觸發(fā)器按 Q^(n+1)=1工作踩验，可使JK觸發(fā)器的輸入端（B）
A.J=K=1 B.J=1,K=0 C.J=K=0 D.J=0,K=1
題3鸥诽、如圖，已知CP箕憾、A牡借、B波形，寫出各觸發(fā)器輸出端的函數(shù)表達(dá)式并畫出波形圖袭异。（設(shè)觸發(fā)器初態(tài)為0）

07 - 時序邏輯電路（分析）

一钠龙、同步和異步的區(qū)別
題1、時序邏輯電路按照其是否有統(tǒng)一的時鐘控制分為（同步）時序電路和（異步）時序電路御铃。
二碴里、同步時序邏輯電路分析
題1、分析如圖所示時序邏輯電路上真。寫出驅(qū)動方程咬腋，狀態(tài)轉(zhuǎn)移方程，畫出狀態(tài)轉(zhuǎn)移圖睡互。

題2根竿、下圖分別為四個邏輯電路的狀態(tài)轉(zhuǎn)換圖，其中不具備自啟動特性的是（B）就珠。

題3寇壳、分析如圖所示時序邏輯電路。寫出各觸發(fā)器的驅(qū)動方程妻怎，狀態(tài)方程和輸出方程蹂季；畫出完整的狀態(tài)圖，判斷電路能否自啟動，說明電路實現(xiàn)的功能侵俗。

08 - 時序邏輯電路（設(shè)計）

題1啄巧、構(gòu)造一個模10同步計數(shù)器需要（10）一個狀態(tài)码泛，需要（4）一個觸發(fā)器齐莲。
解：模10計數(shù)器需要計10個數(shù)瑟押。(9)10 = (1001)2氢烘，一個觸發(fā)發(fā)器可表示一位二進(jìn)制數(shù)饭于。
題2果覆、用JK觸發(fā)器設(shè)計一個同步型時序電路，實現(xiàn)如圖示循環(huán)：

題3薛耻、試用下降沿觸發(fā)的邊沿JK觸發(fā)器和門電路為組件，設(shè)計一個按自然二進(jìn)制態(tài)序變化的同步五進(jìn)制加法計數(shù)器，要求寫出必要的設(shè)計步驟，畫出邏輯電路圖，并檢查電路的自啟動能力。

題4、某同步時序電路的狀態(tài)圖如下，試用D觸發(fā)器設(shè)計電路虚倒。

09 - 集成計數(shù)器

一、常用集成計數(shù)器分析

二、集成計數(shù)器應(yīng)用
題1、三位二進(jìn)制加法計數(shù)器，從初始狀態(tài)000開始計數(shù)（即第一個時鐘脈沖到來后為001）批旺，經(jīng)過100個時鐘脈沖后的狀態(tài)為（B）。
A.000 B.100 C.101 D.111
解：計數(shù)器模值為8鞋囊，計數(shù)過程為：0→1→2→3→4→5→6→7→0。
100=8x12+4，000 經(jīng)過8x12個時鐘脈沖為 000肃续，再經(jīng)過4個時鐘脈沖為 100瞧捌。
題2、分析如圖所示電路，說明其功能。

題3葵袭、分析如圖所示電路乖菱，說明其功能贸弥。

題4讯沈、74161及其外圍電路如圖所示如叼，試分析當(dāng)M=1和M=0時電路的邏輯功能。

題5、用計數(shù)器74161構(gòu)成13進(jìn)制計數(shù)器朱浴，并畫出相應(yīng)的狀態(tài)圖廷支。

題6僵娃、試用兩片74160和一片與非門接成計數(shù)長度為63的加法計數(shù)器，采用同步級聯(lián)栽燕。

題7、試用兩片74161和與非門接成計數(shù)長度為130的加法計數(shù)器辩棒，采用異步級聯(lián)。

10 - 移位寄存器、集成邏輯門儒喊、存儲器

1、移位寄存器

2、集成邏輯門

3培廓、存儲器

11 - 可編程邏輯器件

12 - 數(shù)模轉(zhuǎn)換箫柳、模數(shù)轉(zhuǎn)換

1豫尽、D/A 轉(zhuǎn)換器

2唠粥、A/D 轉(zhuǎn)換器

3/3 MOOC筆記

一、數(shù)制與碼制

• 數(shù)字信號與數(shù)字電路

1）“模電”
模擬信號：幅度的取值是連續(xù)的，幅值可由無限個數(shù)值表示。例如：聲音痴怨、溫度忙干、壓力轉(zhuǎn)的電信號
模擬電路：以模擬信號作為研究對象的電路。主要研究輸入腿箩、輸出模擬信號在頻率豪直、幅度、相位
常見模擬電路：放大器珠移、模擬信號發(fā)生器弓乙、濾波器
2）“數(shù)電”
數(shù)字信號：幅度的取值是離散的，幅值由有限個數(shù)值表示钧惧。例如：計算機(jī)處理的二進(jìn)制信
數(shù)字電路：以數(shù)字信號作為研究對象的電路暇韧。主要研究輸入與輸出的邏輯關(guān)系。
常見邏輯電路：邏輯門浓瞪、組合邏輯電路懈玻、時序邏輯電路、存儲器
3）數(shù)字電路的特點
以二值邏輯為基礎(chǔ)數(shù)字系統(tǒng)乾颁；工作可靠涂乌，抗干擾能力強(qiáng)；方便運(yùn)算和邏輯判斷英岭；集成度高湾盒、成本低、易于長期保存易
4）“模電” 與 “數(shù)電”
現(xiàn)代電子信息系統(tǒng)一般是模 / 數(shù)混合系統(tǒng)诅妹。
兩頭是“模擬”罚勾，中間是“數(shù)字”毅人，可見“重數(shù)字輕模擬”是不全面、不明智的尖殃。

• 數(shù)制

1）數(shù)制：用進(jìn)位的方法進(jìn)行計數(shù)的數(shù)制稱為進(jìn)位計數(shù)制丈莺。
數(shù)制的三要素為：數(shù)碼、位權(quán)送丰、基數(shù)缔俄。

2）數(shù)制轉(zhuǎn)換
① 十進(jìn)制 ? 非十進(jìn)制

② 二進(jìn)制 ? 八進(jìn)制

③ 二進(jìn)制 ? 十六進(jìn)制

④ 八進(jìn)制 ? 十六進(jìn)制

• 碼制

1）碼制
數(shù)字系統(tǒng)只能識別 0 和 1，用編碼能表示更多的數(shù)碼器躏、符號和字母牵现。
n 位碼元可以表示 2^n 個對象

① 格雷碼：相鄰碼組間的碼距為1，一種可靠碼邀桑。
碼距：兩個碼組對應(yīng)位上不同碼元的個數(shù)稱為碼組的距離。
例：011 和 010 碼距為1科乎，001 和 111 碼距為2
② 循環(huán)碼：一種典型格雷碼壁畸。
相鄰性：相鄰碼組間的碼距為1。
循環(huán)性：首尾兩個碼組也具有相鄰性茅茂。
反射性：最高位權(quán)互補(bǔ)反射捏萍、其余低位位權(quán)鏡像對稱。
③ 奇偶校驗碼
一種檢錯碼空闲，只能檢測奇數(shù)個錯誤令杈，且不能糾錯。
④ BCD碼
引入原因：習(xí)慣用十進(jìn)制碴倾，而數(shù)字系統(tǒng)只處理二進(jìn)制逗噩。
有權(quán)碼：有固定位權(quán)，如 8421BCD跌榔、5421BCD异雁、2421BCD
無權(quán)碼：無固定位權(quán)，如 余3BCD僧须、余3循環(huán)BCD纲刀、格雷BCD
2）數(shù)制與BCD碼間的轉(zhuǎn)換
（380）10 = （0011 1000 0000）8421BCD
（0110 0010 0000）8421BCD = （620）10
3）① 8421BCD 的加法運(yùn)算
若相加出現(xiàn)非法碼（1010~1111）或向高位進(jìn)位，則應(yīng)加 6（0110）修正担平。

② 8421BCD 的減法運(yùn)算
若相減出現(xiàn)向高位的借位示绊，則應(yīng)減 6（0110）修正。

二暂论、邏輯代數(shù)理論及電路實現(xiàn)

• 邏輯代數(shù)中的運(yùn)算

1）與邏輯：當(dāng)所有條件都具備時面褐，事件才發(fā)生的邏輯關(guān)系。
① 與邏輯的表示方法：真值表
② 邏輯功能：“有0出0空另，全1出1”
③ 邏輯函數(shù)式：F = A·B = AB（邏輯乘）
④ 與運(yùn)算電路：與門
2）或運(yùn)算：當(dāng)有一個或一個以上條件具備時盆耽，事件就會發(fā)生的邏輯關(guān)系。
邏輯功能：“有1出1，全0出0”
邏輯表達(dá)式：F = A+B（邏輯加）
或運(yùn)算電路：或門
3）非運(yùn)算：條件具備事件不發(fā)生摄杂，條件不具備事件發(fā)生的邏輯關(guān)系坝咐。

4）邏輯代數(shù)的一些概念
① 邏輯變量：在邏輯代數(shù)中，用英文字母表示的變量稱為邏輯變量析恢。在二值邏輯中墨坚，變量的取值不是1就是0
② 原變量和反變量：字母上面無非號的稱為原變量，有非號的叫做反變量
③ 邏輯函數(shù)：定義表達(dá)式 F = f（A映挂，B...）泽篮，其中邏輯變量 A，B... 為輸入變量柑船，取值是0或1帽撑。
F 是輸出邏輯變量，取值也是0或1鞍时，稱 F 是 A亏拉，B... 的輸出邏輯函數(shù)。

偶數(shù)個1相異或等于0逆巍、奇數(shù)個1相異或等于1
偶數(shù)個0相異或等于0及塘、奇數(shù)個0相異或等于1
偶數(shù)個0相同或等于1、奇數(shù)個0相同或等于0
偶數(shù)個1相同或等于1锐极、奇數(shù)個1相同或等于0
偶數(shù)個變量的異或笙僚、同或互補(bǔ)。
奇數(shù)個變量的異或灵再、同或相等肋层。

• 邏輯運(yùn)算公式

1）與、或基本公式

2）異或翎迁、同或基本公式

3）常用公式

• 邏輯運(yùn)算的基本規(guī)則

① 代入規(guī)則：任何一個邏輯等式中槽驶，如果將兩邊變量都代之以邏輯函數(shù)，則此等式仍然成立
② 反演規(guī)則：用于求函數(shù) F 的反函數(shù)
③ 對偶規(guī)則：用于求函數(shù) F 的對偶式

• 邏輯函數(shù)的標(biāo)準(zhǔn)形式

1）邏輯函數(shù)的常用表達(dá)式

2）① 最小項：一種特殊的乘積項鸳兽，其中邏輯函數(shù)的所有變量都以原變量或反變量的形式出現(xiàn)一次掂铐，且只能出現(xiàn)一次。
② 最小項的數(shù)量：n 變量共有 2^n 個最小項

③ 最小項的編號

3）最小項的性質(zhì)
① 對任何一個最小項揍异，只有一組變量的取值使它的值為1全陨。反之，對任何一組取值衷掷，只有一個最小項對應(yīng)的值為1

② 全部最小項之和恒等于1辱姨，即 Σmi = 1
③ 任意兩個最小項的乘積恒等于0，即 mi·mj = 0
④ 任一最小項與另一最小項非之積恒等于該最小項戚嗅，即 mi·非mj = mi
4）最小項表達(dá)式
標(biāo)準(zhǔn)與或式：邏輯函數(shù)的與或式表達(dá)式中雨涛，全部與項都是最小項枢舶。
一般表達(dá)式寫成最小項表達(dá)式的方法：配全項法、真值表法替久。

• 邏輯函數(shù)的公式法化簡

1）化簡的意義：節(jié)省元器件凉泄、提高工作可靠性。
化簡的目標(biāo)：最簡與或式(與非門是最常用的器件)
最簡的標(biāo)準(zhǔn)：① 含的與項最少（與非門最少）
② 各與項中的變量數(shù)最少（與非門的輸入端最少）
2）公式法
① 相鄰項合并法 ② 消項法 ③ 消去互補(bǔ)因子法 ④ 拆項法 ⑤ 添項法

3）二次對偶法

• 邏輯函數(shù)的卡諾圖法化簡

1）卡諾圖是將邏輯函數(shù)的最小項按邏輯相鄰的原則排列而成的方格圖蚯根。
卡諾圖采用循環(huán)碼：相鄰性（位置相鄰）后众、循環(huán)性（頭尾相鄰）、反射性（對稱相鄰）颅拦。
當(dāng)變量個數(shù)超過6個時蒂誉，無法使用卡諾圖法進(jìn)行化簡。
2）卡諾圖的表示
① 真值表

② 標(biāo)準(zhǔn)表達(dá)式

③ 觀察法

3）卡諾圖化簡法

三距帅、組合邏輯電路

• 3-1 SSI 構(gòu)成的組合電路的分析和設(shè)計

一右锨、組合邏輯電路的分析
對給定組合邏輯電路判斷其邏輯功能，稱為組合邏輯電路的分析碌秸。
1陡蝇、組合邏輯電路的特點：輸出狀態(tài)只決定于該時刻各輸入變量的狀態(tài)，而與電路之前的狀態(tài)無關(guān)哮肚。
2、時序邏輯電路的特點：輸出狀態(tài)不僅決定于該時刻各輸入變量的狀態(tài)广匙，還與電路之前的狀態(tài)有關(guān)允趟。
分析步驟：組合邏輯電路 ? 邏輯表達(dá)式 ? 最簡表達(dá)式 ? 真值表 ? 邏輯功能

二、組合邏輯電路的設(shè)計
組合邏輯電路的設(shè)計設(shè)計是分析的一個逆過程鸦致，由邏輯功能 → 電路圖潮剪。

• 3-2 編碼器

編碼：對特定信息進(jìn)行二進(jìn)制數(shù)或BCD碼的編制。
編碼器：用來完成編碼工作的數(shù)字電路稱為編碼器分唾。
用途：編碼技術(shù)可以大大減少信號傳輸線的條數(shù)抗碰，減少接口數(shù)量，便于信號的接收和處理绽乔。
1弧蝇、二進(jìn)制編碼器
a）8—3 線普通編碼器
b）8—3 線優(yōu)先編碼器74148
c）74148的級聯(lián)
2、二—十進(jìn)制優(yōu)先編碼器74147

• 3-3 譯碼器

譯碼：編碼的逆過程折砸，將輸入的每個代碼“翻譯”成輸出控制信號看疗。
譯碼器：實現(xiàn)譯碼功能的電路。
1睦授、二進(jìn)制譯碼器

2两芳、二——十進(jìn)制譯碼器

3、數(shù)字顯示譯碼器

• 3-4 數(shù)據(jù)選擇器

1去枷、四選一數(shù)據(jù)選擇器

2怖辆、八選一數(shù)據(jù)選擇器

3是复、數(shù)據(jù)選擇器實現(xiàn)任意組合邏輯電路

• 3-5 數(shù)據(jù)比較器

1、并行4位數(shù)據(jù)比較器7485

2竖螃、數(shù)據(jù)比較器的擴(kuò)展
① 串聯(lián)方式淑廊。例：7485實現(xiàn)8位并行數(shù)據(jù)比較器。

② 并聯(lián)方式斑鼻。例：7485實現(xiàn)16位并行數(shù)據(jù)比較器蒋纬。

• 3-6 全加器

一、實現(xiàn)兩個4位二進(jìn)制數(shù) A3A2A1A0 和 B3B2B10B0 的相加坚弱。
法1蜀备，四位串行進(jìn)位全加器

法2，四位超前進(jìn)位全加器 74283

只需經(jīng)過3-4級門電路的延遲時間荒叶，等價于1位全加器的時間延遲碾阁。

二、試用兩片4位超前進(jìn)位加法器74283構(gòu)成一個8位加法器些楣。

三脂凶、全加器的應(yīng)用舉例
例：已知 8421BCD 碼表示的十進(jìn)制數(shù)（A3A2A1A0.a3a2?1a0）8421BCD，試用中規(guī)模集成組合邏輯器件和部分門電路設(shè)計一個電路將小數(shù)部分四舍五入愁茁。
解：選擇芯片 7485 和 74283蚕钦。7485實現(xiàn)小數(shù)部分與4的比較，74283實現(xiàn)整數(shù)部分加1和修正（加6）功能鹅很。

1嘶居、當(dāng)小數(shù)部分大于4，即 a3a2a1a0>4 時促煮，整數(shù)部分加1邮屁。

2、當(dāng)加1后滿足F時菠齿，需要修正佑吝。其中 F = F1F2，F(xiàn)1：a3a2a1a0>4绳匀，F(xiàn)2：A3A2A1A0=1001芋忿。

• 3-7 競爭和冒險

1、競爭
① 信號經(jīng)過不同路徑到達(dá)輸出端而有先有后疾棵。 ? 邏輯冒險
② 多個輸入信號同時變化盗飒，變化的快慢不同。 ? 功能冒險
2陋桂、冒險
冒險：由于競爭的存在逆趣，使輸出出現(xiàn)非預(yù)期信號的現(xiàn)象。
冒險的分類：0型冒險嗜历、1型冒險宣渗。

3抖所、邏輯冒險的判別
① 代數(shù)法

② 卡諾圖法

4、功能冒險的判別

5痕囱、冒險的消除方法
① 增加多余項田轧，可消除邏輯冒險
② 加濾波電容
③ 加取樣脈沖

四、觸發(fā)器

• 4-1 基本SRFF

組合邏輯電路：沒有反饋回路鞍恢，基本單元電路是門電路傻粘。
時序邏輯電路：有反饋回路，基本單元電路是觸發(fā)器帮掉。
一弦悉、概述
1、觸發(fā)器（FF）：一種具有記憶功能蟆炊、能儲存1位二進(jìn)制信息的邏輯電路稽莉。

2、觸發(fā)器的分類
① 按是否受控于時鐘脈沖：異步觸發(fā)器涩搓、同步觸發(fā)器（鐘控電位觸發(fā)器污秆、主從觸發(fā)器、邊沿觸發(fā)器）
② 按實現(xiàn)的邏輯功能：SRFF昧甘、DFF良拼、JKFF、TFF充边、T'FF
二庸推、基本SR觸發(fā)器（SRFF）
A）由與非門組成的基本SRFF

B）由或非門組成的基本SRFF

現(xiàn)態(tài)：指觸發(fā)器在輸入信號變化前的狀態(tài)，也稱當(dāng)前狀態(tài)痛黎。用 Q^n 表示。
次態(tài)：指觸發(fā)器在輸入信號變化后的狀態(tài)刮吧，也稱下一狀態(tài)湖饱。用 Q^(n+1) 表示。
三杀捻、功能描述
1井厌、組合電路的功能描述：真值表、功能表致讥、表達(dá)式仅仆、波形圖、邏輯圖垢袱。
2墓拜、時序電路的功能描述：狀態(tài)轉(zhuǎn)移表、功能表请契、次態(tài)方程咳榜、激勵表夏醉、狀態(tài)轉(zhuǎn)移圖、波形圖涌韩。
A）由與非門組成的基本SRFF

B）由或非門組成的基本SRFF

• 4-2 鐘控電位觸發(fā)器

1畔柔、實際工作中，觸發(fā)器的工作狀態(tài)不僅由輸入信號決定臣樱，而動作希望在事先定義好的時間完成靶擦。為此，需要增加一個時鐘控制端信號（Clock Pulse）雇毫，CP是具有一定周期和脈寬的矩形脈沖玄捕。
2、鐘控觸發(fā)器：具有時鐘脈沖控制的觸發(fā)器嘴拢。鐘控觸發(fā)器屬于同步觸發(fā)器桩盲，而基本SRFF屬于異步觸發(fā)器。
一席吴、鐘控 SRFF

二赌结、鐘控 DFF