目錄

• 組合邏輯電路

  • 編碼器
  • 譯碼器
  • 數(shù)據(jù)選擇器(多路開關(guān)、多路復用器)
  • 加法器
  • 數(shù)值比較器

• 半導體存儲電路

  • 鎖存器
  • 觸發(fā)器
  • 鎖存器與觸發(fā)器的比較
  • 寄存器
  • 存儲器
    • 隨機存儲器（靜態(tài)SRAM、動態(tài)DRAM 是時序邏輯電路）
    • 只讀存儲器（ROM是組合邏輯電路）
  • 寄存器與存儲器的比較

• 時序邏輯電路

  • 按功能/用途分為
    • 寄存器(以移位寄存器為例)
    • 計數(shù)器
    • 順序脈沖發(fā)生器(節(jié)拍發(fā)生器)
    • 順序脈沖檢測器
    • 序列信號發(fā)生器
    • 碼組變換器
  • 按各觸發(fā)器的動作特性分為：
    • 同步時序電路
    • 異步時序電路

# 組合邏輯電路

## 概述

特點：任一時刻的穩(wěn)態(tài)輸出瓮顽，僅僅與該時刻的輸入變量的取值有關(guān)，是無記憶電路——輸入信號消失，則輸出信號也會立即消失珊搀。

結(jié)構(gòu)：由最基本的邏輯門電路組合而成

## 組合邏輯電路的分析

由已知的邏輯電路圖夯尽，找出輸入變量和輸出函數(shù)之間的邏輯關(guān)系瞧壮，達到分析電路功能，評價設計好壞匙握，維護系統(tǒng)硬件咆槽，改善電路設計的目的，這個過程稱為數(shù)字電路的邏輯分析圈纺。
組合電路分析的步驟：

## 組合電路的設計

邏輯設計又稱為邏輯綜合秦忿，根據(jù)給定的邏輯條件或者提出的邏輯功能，整理出滿足該邏輯的電路蛾娶，這個過程稱為數(shù)字電路的邏輯設計灯谣。
組合電路設計的步驟：

## 應用

• 被用來做輸入的信號跟儲存的資料作邏輯代數(shù)運算之用
  • 編碼器
  • 譯碼器
  • 數(shù)據(jù)選擇器(多路開關(guān)、多路復用器)
  • 加法器
  • 數(shù)值比較器

### 編碼器

功能：將輸入的每一個高茫叭、低電平信號編成一個對應的二進制代碼

### 譯碼器

功能：將每個輸入的二進制編碼譯成對應的輸出高杀饵、低電平信號或另外一個代碼莽囤。譯碼是編碼的反操作

顯示譯碼器：

• 七段字符顯示器：為了能以十進制數(shù)碼直觀地顯示數(shù)字系統(tǒng)的運行數(shù)據(jù)，目前廣泛的使用七段字符顯示器或成為七段數(shù)碼管谜悟，這種字符顯示器由七段可發(fā)光的線段拼合而成话肖，常見的有半導體數(shù)碼管和液晶顯示器。
• BCD-七段顯示譯碼器：半導體數(shù)碼管和液晶顯示器都可以用TTL或CMOS集成電路直接驅(qū)動葡幸。為此就需要顯示譯碼器將BCD代碼譯成數(shù)碼管所需要的驅(qū)動信號最筒，以便使數(shù)碼管用十進制數(shù)字顯示出BCD代碼所表示的數(shù)值

### 數(shù)據(jù)選擇器(多路開關(guān)、多路復用器)

是一種可以從多個模擬或數(shù)字輸入信號中選擇一個信號進行輸出的器件蔚叨。

特點：
一個有 2^n 輸入端的數(shù)據(jù)選擇器有 n 個可選擇的輸入－輸出線路床蜘，可以通過控制端來選擇其中一個信號被選擇作為輸出。

作用：

• 數(shù)據(jù)選擇器主要用于增加一定量的時間和帶寬內(nèi)的可以通過網(wǎng)絡發(fā)送的數(shù)據(jù)量蔑水。
• 數(shù)據(jù)選擇器使多個信號共享一個設備或資源邢锯，例如一個模擬數(shù)字轉(zhuǎn)換器或一個傳輸線，而不必給每一個輸入信號配備一個設備

構(gòu)造：
數(shù)據(jù)選擇器是一種常用模塊搀别，最小的是二選一數(shù)據(jù)選擇器丹擎。
大型的數(shù)據(jù)選擇器可以由較小的數(shù)據(jù)選擇器級聯(lián)(級聯(lián)又稱鏈聯(lián)，是將二端口網(wǎng)絡輸出端口的2個端子分別連接到下一個二端口網(wǎng)絡輸入端口的2個端子的聯(lián)接方式)來實現(xiàn)

多路復用

多路復用（Multiplexing歇父，又稱“多工”）是一個通信和計算機網(wǎng)絡領(lǐng)域的專業(yè)術(shù)語鸥鹉，在沒有歧義的情況下蛮穿，“多路復用”也可被稱為“復用”。多路復用通常表示在一個信道上傳輸 多路信號或數(shù)據(jù)流的過程和技術(shù)毁渗。因為多路復用能夠?qū)⒍鄠€低速信道整合到一個高速信道進行傳輸践磅，從而有效地利用了高速信道。通過使用多路復用灸异，通信運營商可以避免維護多條線路府适，從而有效地節(jié)約運營成本。

工作過程
首先肺樟，各個低速信道的信號通過多路復用器（MUX檐春，多工器）組合成一路可以在高速信道傳輸?shù)男盘枴Ｔ谶@個信號通過高速信道到達接收端之后么伯，再由分路器（DEMUX疟暖，解多工器）將高速信道傳輸?shù)男盘栟D(zhuǎn)換成多個低速信道的信號，并且轉(zhuǎn)發(fā)給對應的低速信道田柔。

在實際的通信工程應用里俐巴，多路復用器和分路器通常作為一個設備被一起生產(chǎn)和安裝。作為發(fā)送數(shù)據(jù)的時候硬爆，這個設備就作為多路復用器欣舵，在接收數(shù)據(jù)的時候，這個設備就作為分路器

種類
多路復用根據(jù)使用的技術(shù)可以分為時分復用（TDM）缀磕、頻分復用（FDM）缘圈、空分復用（SDM）和碼分復用（CDM）。

• 時分復用的特點是：高速信道根據(jù)時間劃分成多個 時隙供多個低速信道輪流使用袜蚕，在一個時隙內(nèi)糟把，只能有一個低速信道占有高速信道的資源。
• 頻分復用的特點是：多路復用器將各個低速信道的信號通過 調(diào)制分布到高速信道的各個 頻段牲剃，然后進行疊加糊饱，形成高速信道上傳輸?shù)男盘枺诮邮斩说呃瑁致菲饕话阃ㄟ^ 帶通濾波器分離各個頻段另锋，然后轉(zhuǎn)發(fā)給對應的低速信道。在光通信領(lǐng)域狭归，根據(jù)光波波長的不同進行多路復用的技術(shù)被稱為 波分復用（WDM）夭坪。
• 空分復用的特點是：使用多天線技術(shù)，通過 波束成形技術(shù)將信號對準特定的發(fā)射源或接收站進行接收或發(fā)送过椎。通過空分復用室梅，多個發(fā)射源或者接受站可以同時使用同一個頻率。在實際的通信工程里，空分復用通常和其它復用技術(shù)結(jié)合使用亡鼠。
• 碼分復用的特點是：采用 擴頻通信技術(shù)（傳輸信息所用信號的帶寬遠大于信息本身的帶寬）赏殃，各個低速信道可以在同一個地方同時使用相同的頻率進行通信，不同的低速信道通過采用不同的地址碼復用整個頻段间涵。

### 加法器

兩個二進制數(shù)之間的算術(shù)運算無論是加仁热、減、乘勾哩、除抗蠢，目前在數(shù)字計算機中都是化做若干步加法運算進行的，因此思劳，加法器是構(gòu)成算術(shù)運算器的基本單元

補充

半加運算：如果不考慮有來自低位的進位將兩個1位二進制數(shù)相加，稱為半加
全加運算：在將兩個多位二進制數(shù)相加時威兜，除了最低位以外销斟，每一位都應該考慮來自低位的進位，即將兩個對應位的加數(shù)和來自低位的進位3個數(shù)相加牡属，這種運算稱為全加

### 數(shù)值比較器

在一些數(shù)字電路（數(shù)字系統(tǒng)票堵，例如數(shù)字計算機）當中扼睬，經(jīng)常要求比較兩個數(shù)值的大小逮栅，完成這一功能的各種邏輯電路統(tǒng)稱為數(shù)值比較器。分為1位數(shù)值比較器窗宇、多位數(shù)值比較器

# 半導體存儲電路

## 概述

在復雜的數(shù)字電路中措伐，不僅需要對各種數(shù)字信號進行算術(shù)運算和邏輯運算，而且還需要在運算過程中不斷地將運算數(shù)據(jù)和運算結(jié)果保存起來军俊。因此侥加，存儲電路就成為計算機以及所有復雜數(shù)字系統(tǒng)不可缺少的組成部分。
存儲單元：通常將只能存儲一位數(shù)據(jù)的電路叫做存儲單元粪躬。
寄存器：將用于存儲一組數(shù)據(jù)的存儲電路叫做寄存器担败。
存儲器：將用于存儲大量數(shù)據(jù)的存儲電路叫做存儲器。
后兩者中包含了許多存儲單元镰官。

靜態(tài)存儲單元和動態(tài)存儲單元

半導體存儲電路中使用的存儲單元可以分為靜態(tài)存儲單元和動態(tài)存儲單元兩大類提前。

靜態(tài)存儲單元
由門電路連接而成，其中包括各種電路結(jié)構(gòu)形式的鎖存器和觸發(fā)器泳唠。只要不切斷供電電源狈网，靜態(tài)存儲單元的狀態(tài)會一直保持下去。

動態(tài)存儲單元
是利用電容的電荷存儲效應來存儲數(shù)據(jù)的，由于電容的充放電需要一定的時間拓哺，所以它的工作速度低于靜態(tài)存儲單元勇垛，而且電容上存儲的電荷會隨著時間的推移而逐漸泄露，必須定期進行"刷新"(即將原來的數(shù)據(jù)重新寫入)士鸥，才能保證數(shù)據(jù)不會丟失闲孤。雖然如此，由于動態(tài)存儲單元的電路結(jié)構(gòu)十分簡單础淤，便于大規(guī)模集成崭放，所以仍然被廣泛用于大容量的存儲期當中

在動態(tài)存儲器中，目前幾乎都采用只包含一個MOS電容和一只MOS管的單管存儲單元鸽凶。

## 應用

• 鎖存器
• 觸發(fā)器
• 寄存器
• 存儲器
  • 隨機存儲器（靜態(tài)SRAM币砂、動態(tài)DRAM 是時序邏輯電路）
  • 只讀存儲器（ROM是組合邏輯電路）

### 鎖存器

鎖存器（英語：latch），或稱閂鎖玻侥，是數(shù)字電路中異步時序邏輯電路系統(tǒng)中用來儲存資訊的一種電子電路决摧。一個鎖存器可以儲存一比特的資訊，通常會有多個一起出現(xiàn)凑兰，有些會有特別的名稱掌桩，像是 “4位鎖存器”（可以儲存四個比特）或“8位鎖存器”（可以儲存八個比特）等等

SR鎖存器

SR鎖存器(又有稱為“RS鎖存器”)是靜態(tài)存儲單元當中最基本、也是電路結(jié)構(gòu)最簡單的一種姑食。其中“S”表示“設定”（Set）波岛，“R”表示“重設”（Reset）。這種鎖存器是由一對相互交錯的NAND邏輯門組成音半。儲存的比特是在輸出的地方用Q表示

門控D鎖存器

門控D鎖存器由SR鎖存器擴展而成则拷，增加了兩個與門，一個非門和兩個輸入：數(shù)據(jù)(D)及門控(G曹鸠，或?qū)憺闀r鐘脈沖CP煌茬，Clock Pulse等)。S輸入端被設置為D AND G彻桃，同時R輸入端被設置為D AND G坛善，當G為低電平（0）時，輸出保持不變（換言之邻眷，Qnext等于Q）眠屎。當G為高電平（1）時，輸出（Q）與D相同

### 觸發(fā)器

功能

觸發(fā)器與鎖存器的不同在于肆饶，它除了置1改衩、置0輸入端以外，又增加了一個觸發(fā)信號輸入端抖拴。只有當觸發(fā)信號到來時燎字，觸發(fā)器才能按照輸入的置1腥椒、置0信號置成相應的狀態(tài)，并保持下去候衍。我們將這個觸發(fā)信號成為時鐘信號(CLOCK)笼蛛，記作CLK。當系統(tǒng)中有多個觸發(fā)器需要同時動作時蛉鹿，就可以用同一個時鐘信號作為同步控制信號滨砍。

特點

觸發(fā)器（英語：Flip-flop, FF），中國大陸譯作“觸發(fā)器”妖异、臺灣及香港譯作“正反器”惋戏，是一種具有兩種穩(wěn)態(tài)的用于儲存的組件，可記錄二進制數(shù)字信號“1”和“0”他膳。
觸發(fā)器是一種雙穩(wěn)態(tài)多諧振蕩器响逢。該電路可以通過一個或多個施加在控制輸入端的信號來改變自身的狀態(tài)，并會有1個或2個輸出棕孙。觸發(fā)器的線路圖由邏輯門組合而成舔亭，其結(jié)構(gòu)均由SR鎖存器派生而來（廣義的觸發(fā)器包括鎖存器）。觸發(fā)器可以處理輸入蟀俊、輸出信號和時脈之間的相互影響钦铺。這里的觸發(fā)器特指flip-flop，flip-flop一詞主要是指具有兩個狀態(tài)相互翻轉(zhuǎn)肢预，例如編程語言中使用flip-flop buffer（翻譯作雙緩沖）矛洞。

觸發(fā)器是構(gòu)成時序邏輯電路以及各種復雜數(shù)字系統(tǒng)的基本邏輯單元。觸發(fā)器和鎖存器是在計算機烫映、通訊和許多其他類型的系統(tǒng)中使用的數(shù)字電子系統(tǒng)的基本組成部分沼本。

目前，觸發(fā)器的電路結(jié)構(gòu)形式已經(jīng)有很多種窑邦。由于電路結(jié)構(gòu)不同擅威，各種觸發(fā)器在邏輯功能(指穩(wěn)態(tài)下觸發(fā)器的次態(tài)和觸發(fā)器的現(xiàn)態(tài)與輸入之間的邏輯關(guān)系)和觸發(fā)方式(指觸發(fā)器在動態(tài)翻轉(zhuǎn)過程中的動作特點)上也不一樣啃洋。

• 觸發(fā)信號的工作方式可以分為：電平觸發(fā)衣洁、邊沿觸發(fā)滩愁、脈沖觸發(fā)
• 按照邏輯功能的不同特點，通常將時鐘控制的觸發(fā)器分為SR觸發(fā)器瞧筛、JK觸發(fā)器、T觸發(fā)器和D觸發(fā)器等幾種類型

### 觸發(fā)器與鎖存器的比較

鎖存器和觸發(fā)器的對比：

1. 功能上：鎖存器和觸發(fā)器的根本區(qū)別在于导盅，鎖存器的置1和置0操作通過直接輸入置1和置0信號即可完成较幌，而觸發(fā)器的置1和置0操作除了需要輸入置1和置0信號以外，還必須有時鐘信號到達時才能完成白翻。因此鎖存器的電路比較簡單乍炉，功能也比較單一绢片。
2. 應用上：由于鎖存器不僅電路結(jié)構(gòu)簡單，而且所具備的功能可以滿足存儲器對存儲單元的要求岛琼，所以在大容量的靜態(tài)存儲器中底循，都采用鎖存器作為存儲單元，而不采用電路結(jié)構(gòu)相對復雜的觸發(fā)器槐瑞。然而熙涤，在寄存器當中，因為需要用時鐘信號控制其中所有的存儲單元同時動作困檩，所以必須使用觸發(fā)器祠挫。另外：在設計時序邏輯電路中的存儲電路中，鎖存器的邏輯功能已無法滿足要求悼沿，所以也必須使用觸發(fā)器

### 寄存器

寄存器通常是由一組觸發(fā)器組成(也有鎖存器組成的)等舔，每個觸發(fā)器的輸入和輸出都有引出端，可以直接和周圍電路連接糟趾，快速地進行數(shù)據(jù)交換软瞎。由n個觸發(fā)器組成的寄存器可以存儲一組n位的二值數(shù)據(jù)。對寄存器中的觸發(fā)器只要求它們具有置1拉讯、置0的功能即可涤浇，因而電平、脈沖魔慷、邊沿觸發(fā)的觸發(fā)器只锭，都可以組成寄存器。

用來存放數(shù)據(jù)的一些小型存儲區(qū)域院尔，用來暫時存放參與運算的數(shù)據(jù)和運算結(jié)果蜻展，它被廣泛的用于各類數(shù)字系統(tǒng)和計算機中。其實寄存器就是一種常用的時序邏輯電路邀摆，但這種時序邏輯電路只包含存儲電路纵顾。寄存器的存儲電路是由鎖存器或觸發(fā)器構(gòu)成的，因為一個鎖存器或觸發(fā)器能存儲1位二進制數(shù)栋盹，所以由N個鎖存器或觸發(fā)器可以構(gòu)成N位寄存器施逾。 工程中的寄存器一般按計算機中字節(jié)的位數(shù)設計，所以一般有8位寄存器例获、16位寄存器等汉额。

是 中央處理器內(nèi)的其中組成部分。寄存器是有限存貯容量的高速存貯部件榨汤，它們可用來暫存指令蠕搜、數(shù)據(jù)和地址。在中央處理器的控制部件中收壕，包含的寄存器有指令寄存器（IR）和程序計數(shù)器妓灌。在中央處理器的算術(shù)及邏輯部件中轨蛤，包含的寄存器有累加器
寄存器是存儲器層次結(jié)構(gòu)中的最頂端，也是系統(tǒng)操作數(shù)據(jù)的最快速途徑

寄存器種類

• 數(shù)據(jù)寄存器
  用來存儲整數(shù)數(shù)字虫埂。在某些簡單（或舊）的CPU俱萍，特別的數(shù)據(jù)寄存器是累加器，作為數(shù)學計算之用告丢。
• 地址寄存器
  持有存儲器地址枪蘑，以及用來訪問存儲器。在某些簡單/舊的CPU里岖免，特別的地址寄存器是索引寄存器（可能出現(xiàn)一個或多個）岳颇。
• 通用目的寄存器
  （GPRs）- 可以保存數(shù)據(jù)或地址兩者，也就是說他們是結(jié)合 數(shù)據(jù)/地址 寄存器的功用颅湘。
• 浮點寄存器
  （FPRs）- 用來存儲浮點數(shù)字话侧。
• 常量寄存器
  用來持有只讀的數(shù)值（例如0、1闯参、圓周率等等）瞻鹏。由于“其中的值不可更改”這一特殊性質(zhì)，這些寄存器未必會有實體的硬件電路相對應鹿寨，例如將從零常數(shù)寄存器讀的操作實現(xiàn)為接通目標寄存器的下拉電阻新博。
• 向量寄存器
  用來存儲由向量處理器運行SIMD指令所得到的數(shù)據(jù)。
• 特殊目的寄存器
  存儲CPU內(nèi)部的數(shù)據(jù)脚草，像是程序計數(shù)器（或稱為指令指針）赫悄，堆棧寄存器，以及狀態(tài)寄存器（或稱微處理器狀態(tài)字組）馏慨。
  • 指令寄存器 - 存儲現(xiàn)在正在被運行的指令
  • 變址寄存器 - 是在程序運行時用來更改操作數(shù)地址之用埂淮。
  • 在某些架構(gòu)下，模式指示寄存器（也稱為“機器指示寄存器”）存儲和設置跟處理器自己有關(guān)的數(shù)據(jù)写隶。由于他們的意圖目的是附加到特定處理器的設計倔撞，因此他們并不被預期會成微處理器世代之間保留的標準。
  • 有關(guān)從隨機存取存儲器提取信息的寄存器與CPU（位于不同芯片的存儲寄存器集合）
    • 存儲器緩沖寄存器
    • 存儲器數(shù)據(jù)寄存器
    • 存儲器地址寄存器
    • 存儲器類型范圍寄存器

### 半導體存儲器

存儲器是一種能夠存儲大量二值信息(或稱為數(shù)據(jù))的器件慕趴。由于計算機以及其他一些數(shù)字系統(tǒng)的工作過程中痪蝇，都需要對大量的數(shù)據(jù)進行存儲，所以存儲器也就成了計算機和這些數(shù)字系統(tǒng)不可缺少的組成部分秩贰。這里只介紹半導體集成電路制成的各種半導體存儲器霹俺。
存儲容量和存取速度是衡量存儲器性能的兩個最重要的指標柔吼。

因為半導體存儲器的存儲單元數(shù)目極其龐大而器件的引腳(電子元件的末端露出部分)數(shù)目有限毒费，所以在電路結(jié)構(gòu)上就不可能像寄存器那樣把每個存儲單元的輸入和輸出直接引出。為了解決這個矛盾愈魏，在存儲器中給每個存儲單元編了一個地址觅玻，只有被輸入地址代碼指定的那些存儲單元才能與公共的輸入/輸出引腳接通想际，進行數(shù)據(jù)的讀出或?qū)懭?/p>

存儲器的種類雖然很多，但它們的基本結(jié)構(gòu)形式都是由存儲矩陣和讀/寫控制電路兩部分組成的溪厘。首先胡本，根據(jù)工作方式的不同，可以將存儲器分為隨機存儲器(RAM)和只讀存儲器(ROM)兩大類畸悬。

• RAM的工作特點是可以隨時從其中快速地讀出或?qū)懭霐?shù)據(jù)侧甫。斷電之后，數(shù)據(jù)隨之消失蹋宦。根據(jù)采用的存儲單元不同又分為

  • 靜態(tài)隨機存儲器(SRAM)披粟，采用的靜態(tài)存儲單元
  • 動態(tài)隨機存儲器(DRAM)，采用的動態(tài)存儲單元

• ROM的工作方式與隨機存儲器不同冷冗，在正常的讀/寫工作狀態(tài)下守屉，只能從其中讀出所存儲的數(shù)據(jù)。因此蒿辙，只讀存儲器一般都用來存儲一些 固定拇泛、預先寫好的數(shù)據(jù)。電路結(jié)構(gòu)簡單思灌，斷電之后數(shù)據(jù)不會丟失 又分為

  • 掩模ROM
    掩模ROM中的數(shù)據(jù)在制作芯片是已經(jīng)確定俺叭，無法更改
  • 可編程ROM(PROM)
    PROM中的數(shù)據(jù)可以由用戶根據(jù)自己的需要寫入，但已經(jīng)寫入以后就不能再修改了
  • 可擦除的可編程ROM(EPROM)
    EPROM中的數(shù)據(jù)則不但可以由用戶自己寫入泰偿，而且還能擦除重寫绪颖，具有更大的使用靈活性。初期是紫外線照射的方法擦除甜奄，后來被電信號擦除的方法替代柠横，后者又被稱為(E^{2PROM)，目前在U盤和各種便攜式移動設備中廣泛使用的“閃存”就是一種E}2PROM课兄。雖然EPROM中的數(shù)據(jù)可以擦除改寫牍氛，但由于擦除改寫的速度相對讀出的數(shù)度慢得多，所以通常仍然將它用作只讀存儲器

• 根據(jù)使用的半導體器件類型烟阐，又可分為雙極性和MOS型搬俊。鑒于MOS電路(尤其是CMOS電路)具有功耗低、集成度高的優(yōu)點蜒茄，所以目前大容量的存儲器都是采用MOS制作的

1. ROM是組合邏輯電路唉擂，RAM是時序邏輯電路。組合邏輯是這一刻的輸出僅決定于這一刻的輸入檀葛，與以前的狀態(tài)無關(guān)玩祟。ROM雖然是記憶原件，但從它控制原理來講屿聋，在輸入一組控制信號時空扎，僅僅是把存儲的內(nèi)容取出來藏鹊，與這組控制信號以前的輸入狀態(tài)沒有關(guān)系，每輸入一組控制信號转锈，就對應一組輸出信號盘寡。所以ROM是組合邏輯電路

2. 在只讀存儲器中，由于每個存儲單元所存儲的數(shù)據(jù)都是固定的1或0撮慨，所以每個存儲單元被選中時竿痰，只需給出固定的高電平(要求存入1時)或低電平(要求存入0時)就行了。為此砌溺，只要根據(jù)要求存儲的數(shù)據(jù)菇曲，決定在相應存儲單元的位置上是否接入一個二極管或三極管，就可以得到想要存儲的數(shù)據(jù)了抚吠。這就使得存儲矩陣的電路大為簡化常潮，從而更有利于大規(guī)模集成。

3. 由于只讀存儲器不僅可以用于存儲數(shù)據(jù)楷力，而且還可以通過寫入相應的數(shù)據(jù)產(chǎn)生所需要的邏輯函數(shù)喊式，所以有些地方也把只讀存儲器視為一種可編程邏輯器件，在PLD的相關(guān)內(nèi)容中講解

### 存儲器與寄存器的比較

寄存器的電路結(jié)構(gòu)比較簡單萧朝，它實際上就是一組具有公共時鐘信號輸入端的觸發(fā)器岔留。由于每個觸發(fā)器的輸入端和輸出端都被直接引出，所以便于和其他電路直接相連检柬，快速進行數(shù)據(jù)交換献联。因此，在計算機和其他一些高速的數(shù)據(jù)處理系統(tǒng)中何址，經(jīng)常會用到寄存器里逆。
存儲器的電路結(jié)構(gòu)形式不同于寄存器。由于存儲器中存儲單元的數(shù)量非常大用爪，而集成電路引出端的數(shù)目是很有限的原押，不可能將每個存儲單元的輸入端和輸出端都引出，所以采用了尋址讀/寫的工作方式：只有被選中地址中的一個(或一組)存儲單元才能與輸入偎血、輸出電路接通诸衔，進行讀/寫操作，而輸入颇玷、輸出電路是公用的笨农。

# 時序邏輯電路

## 概述

特點：任一時刻的穩(wěn)態(tài)輸出，不僅取決于當前的輸入帖渠，還與前一時刻輸入形成的狀態(tài)有關(guān)谒亦。因此，任何時刻下時序電路的狀態(tài)和輸出均可以表示為輸入變量和電路原來狀態(tài)(亦稱狀態(tài)變量)的邏輯函數(shù)。由于時序電路工作時始終是在有限個狀態(tài)間按一定規(guī)律轉(zhuǎn)換的诊霹，所以也將時序電路稱為狀態(tài)機(SM)或算法狀態(tài)機(ASM).

結(jié)構(gòu)：由最基本的邏輯門電路加上反饋邏輯回路（輸出到輸入）或器件組合而成的電路羞延，與組合電路最本質(zhì)的區(qū)別在于時序電路具有記憶功能渣淳。即時序電路 = 組合電路 + 存儲電路：觸發(fā)器脾还、寄存器、計數(shù)器等入愧。

從時序邏輯電路中鄙漏，可以建出兩種形式的有限狀態(tài)機：

• 摩爾型有限狀態(tài)機：輸出只跟內(nèi)部的狀態(tài)有關(guān)。（因為內(nèi)部的狀態(tài)只會在時脈觸發(fā)邊緣的時候改變棺蛛，輸出的值只會在時脈邊緣有改變）
• 米利型有限狀態(tài)機：輸出不只跟目前內(nèi)部狀態(tài)有關(guān)怔蚌，也跟現(xiàn)在的輸入有關(guān)系。

## 分析和設計

描述時序電路功能的方法有返程組(由狀態(tài)方程旁赊、驅(qū)動方程和輸出方程組成)桦踊、邏輯圖、狀態(tài)轉(zhuǎn)換真值表终畅、狀態(tài)轉(zhuǎn)換圖和時序圖籍胯。
時序邏輯電路分析的關(guān)鍵是求出狀態(tài)方程和狀態(tài)轉(zhuǎn)換真值表，由狀態(tài)轉(zhuǎn)換真值表可分析出時序邏輯電路的功能离福，同時可畫出狀態(tài)轉(zhuǎn)換圖和時序圖杖狼。
同步時序邏輯電路的設計首先應根據(jù)設計要求列出最簡狀態(tài)表，用卡諾圖求出狀態(tài)方程和驅(qū)動方程妖爷，并由此畫出電路的邏輯圖

## 應用

• 按功能/用途分為
  被用來建構(gòu)某些形式的電腦的內(nèi)存蝶涩，延遲跟儲存單元，以及有限狀態(tài)自動機絮识。由于具體的時序電路千變?nèi)f化绿聘，所以它們的種類不勝枚舉。下面只是介紹幾種
  • 寄存器(以移位寄存器為例)
  • 計數(shù)器
  • 順序脈沖發(fā)生器(節(jié)拍發(fā)生器)
  • 順序脈沖檢測器
  • 序列信號發(fā)生器
  • 碼組變換器
• 按各觸發(fā)器的動作特性分為：
  • 同步時序電路：電路中所有觸發(fā)器的狀態(tài)變化同步進行次舌，即：所有CP端聯(lián)在一起斜友，由CP信號同一有效沿觸發(fā)。
  • 異步時序電路：
    • 電路中根本沒有CP同步信號垃它。
    • 各觸發(fā)器不是用同一CP脈沖的同一有效沿觸發(fā)的鲜屏。

### 移位寄存器

寄存器就是一種常用的時序邏輯電路，但這種時序邏輯電路只包含存儲電路
移位寄存器：具有移位功能的寄存器稱為移位寄存器国拇。所謂移位功能是指寄存器里存儲的代碼能在移位脈沖的作用下一次左移或右移洛史。因此，移位寄存器不但可以用來寄存代碼酱吝，還可以用來實現(xiàn)數(shù)據(jù)的串行-并行轉(zhuǎn)換也殖、數(shù)值的運算以及數(shù)據(jù)處理

### 計數(shù)器

在數(shù)字系統(tǒng)中使用的最多的時序電路要算是計數(shù)器了。計數(shù)器不僅能用于對時鐘脈沖計數(shù)，還可以用于分頻忆嗜、定時己儒、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進行數(shù)字運算等。
計數(shù)器的種類非常繁多捆毫，常見分類：

### 順序脈沖發(fā)生器(節(jié)拍發(fā)生器)

在一些數(shù)字系統(tǒng)中何暇，有時需要系統(tǒng)按照事先規(guī)定的順序進行一些列的操作。這就要求系統(tǒng)的控制部分能給出一組在時間上有一定先后順序的脈沖信號凛驮，再用這組脈沖形成所需要的各種控制信號裆站。順序脈沖發(fā)生器就是用來產(chǎn)生這樣一組順序脈沖的電路
采用觸發(fā)器、移位寄存器黔夭、計數(shù)器與譯碼器宏胯、脈沖分配器、接口電路與譯碼器等均能實現(xiàn)時序脈沖發(fā)生器纠修，并且具有廣泛的實用性及通用性

### 序列信號發(fā)生器

在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中胳嘲，有時需要用到一組特定的串行數(shù)字信號。通常將這種串行數(shù)字信號稱為序列信號扣草。產(chǎn)生序列信號的電路稱為序列信號發(fā)生器了牛。
序列信號發(fā)生器的構(gòu)成方法有多種。一種比較簡單辰妙、直觀是用計數(shù)器和數(shù)據(jù)選擇器組成鹰祸。另一種常見方法是采用帶反饋邏輯電路的移位寄存器。

### 同步時序邏輯電路

同步時序電路中所有存儲元件都在時鐘脈沖CP的統(tǒng)一控制下密浑，用觸發(fā)器作為存儲元件蛙婴。幾乎現(xiàn)在所有的時序邏輯都是“同步邏輯”：有一個“時鐘”信號，所有的內(nèi)部內(nèi)存（'內(nèi)部狀態(tài)'）只會在時鐘的邊沿時候改變尔破。在時序邏輯中最基本的儲存元件是觸發(fā)器街图。

同步邏輯最主要的優(yōu)點是它很簡單。每一個電路里的運算必須要在時鐘的兩個脈沖之間固定的間隔內(nèi)完成懒构，稱為一個 '時鐘周期'餐济。只有在這個條件滿足下（不考慮其他的某些細節(jié)），電路才能保證是可靠的胆剧。

同步邏輯也有兩個主要的缺點：

• 時鐘信號必須要分布到電路上的每一個觸發(fā)器絮姆。而時鐘通常都是高頻率的信號，這會導致功率的消耗，也就是產(chǎn)生熱量篙悯。即使每個觸發(fā)器沒有做任何的事情蚁阳，也會消耗少量的能量，因此會導致廢熱產(chǎn)生鸽照。
• 最大的可能時鐘頻率是由電路中最慢的邏輯路徑?jīng)Q定螺捐，也就是關(guān)鍵路徑。意思就是說每個邏輯的運算移宅，從最簡單的到最復雜的归粉，都要在每一個時脈的周期中完成椿疗。一種用來消除這種限制的方法漏峰，是將復雜的運算分開成為數(shù)個簡單的運算，這種技術(shù)稱為“流水線”届榄。這種技術(shù)在微處理器中非常的顯著浅乔，用來幫處提升現(xiàn)今處理器的時鐘頻率。

### 異步時序邏輯電路

異步時序邏輯是循序邏輯的普遍本質(zhì)铝条，但是由于它的彈性關(guān)系靖苇，他也是設計上困難度最高的。最基本的儲存元件是鎖存器班缰。鎖存器可以在任何時間改變它的狀態(tài)贤壁，依照其他的鎖存器信號的變動，他們新的狀態(tài)就會被產(chǎn)生出來埠忘。
異步電路的復雜度隨著邏輯門的增加脾拆，而復雜性也快速的增加，因此他們大部分僅僅使用在小的應用莹妒。然而名船，電腦輔助設計工具漸漸的可以簡化這些工作，允許更復雜的設計.