VHDL是硬件描述語言洲炊，用來描述硬件系統(tǒng)。硬件系統(tǒng)中的電路是由很多元器件構(gòu)成的胚想，從上電那一時刻起琐凭，硬件系統(tǒng)中所有的電路模塊（元器件）將會同時開始工作，沒有先后順序浊服。因此统屈，結(jié)構(gòu)體中的所有語句都須是“并行語句”，每個并行語句描述一個電路模塊牙躺。并行語句之間沒有先后順序愁憔，可按任意順序書寫。這就像畫電路圖孽拷，先畫哪個電路模塊是沒有關(guān)系的吨掌，只要最終畫完的硬件系統(tǒng)電路圖是正確的就行。
然而，人們描述一個系統(tǒng)的“行為”卻是按照“因果”關(guān)系來描述的思犁，例如代虾，“因為...所以...”（IF...THEN...）进肯。這種描述方式稱之為”行為描述“激蹲，描述行為的語句是順序語句。順序語句不符合硬件的并行工作狀態(tài)江掩，因此不能直接置于結(jié)構(gòu)體中学辱。為了遵循結(jié)構(gòu)體中的語句都是并行語句這一語法規(guī)則，將一系列順序語句構(gòu)成的行為描述看成是一個電路模塊环形，將其包裝成一個并行語句——”PROCESS BEGIN....END PROCESS;“策泣，相當(dāng)于給這段行為描述加了一對”括號“，左括號是PROCESS BEGIN抬吟，右括號是END PROCESS萨咕。任意兩個PROCESS語句之間也是并行關(guān)系，書寫的先后順序可以任意火本，與其他并行語句的書寫順序也可以任意危队。
你如果對PROCESS（進(jìn)程）語句一時還無法深入理解的話，就只要記住一點钙畔，只要你用順序語句來描述硬件茫陆，就要給順序語句加上”外包裝“——”PROCESS BEGIN....END PROCESS;“。
