零基礎學FPGA（二）關于觸發(fā)器

2016-09-20 小墨學FPGA 玩開發(fā)板

之前博客里提到的比賽沟使，畢昇杯哼拔。我和小伙伴們忙了20多天钠乏，終于忙出了點結(jié)果话瞧，搞得我26號才回家，差點被我媽罵死...罵歸罵玫鸟，我們還是有點成果的导绷。隊長方面實現(xiàn)了用手機對系統(tǒng)的控制，隊友方面把觸摸屏搞好了屎飘，我是第一次做PCB板妥曲，在學校用機器做的，一口氣做了6塊钦购，光這一塊就廢了好大勁檐盟，對于我這種新手來說...除了PCB板，我負責上的上位機也有很大進展押桃，為了達到創(chuàng)新的目的葵萎，我把上位機做成了一個虛擬ipad，可以實現(xiàn)一些小功能唱凯，有劃屏羡忘、計算器、播放器磕昼、相冊卷雕、計算器、小游戲之類的功能票从，使我們的上位機不僅可以實現(xiàn)對下位機的操控漫雕，更重要的是實現(xiàn)了人性化的界面，使人們用起來舒服峰鄙〗洌總體來說項目完成了85%了，過年回去完成剩下的就好了吟榴，也希望團隊可以取得好成績魁蒜。這幾天過年老玩了，整天到處亂跑吩翻，好在年也拜的差不多了梅惯，該靜下心來看看書了。有幾個同學已經(jīng)回學校了仿野，我回來這么晚铣减，也不想惹老媽生氣了，打算晚點回去脚作，今天剛開始看書葫哗，就看了看觸發(fā)器這部分，隨便寫寫球涛，當做筆記好了劣针，也希望各位大神給小弟糾糾錯，第一次學數(shù)電亿扁，還蠻好玩~

太書面化的話我就不說了啊捺典，有些東西就像書上寫的，真的看著看著就想睡覺了从祝，還是大白話直白哈襟己。

1引谜、關于觸發(fā)器的分類

觸發(fā)器呢大體可以按這幾個部分分類：1、按晶體管性質(zhì)分擎浴，可以分為BJT集成電路觸發(fā)器和MOS型集成電路觸發(fā)器员咽。2、按工作方式分贮预，可分為異步工作方式和同步工作方式贝室，異步工作方式也就是不受時鐘控制，像基本RS觸發(fā)器仿吞，同步方式就是受時鐘控制滑频，稱為時鐘觸發(fā)器。3唤冈、按結(jié)構(gòu)方式分峡迷，可分為維持阻塞觸發(fā)器，延邊觸發(fā)器务傲，主從觸發(fā)器等凉当。4、按邏輯功能分售葡，可分為RS觸發(fā)器看杭，JK觸發(fā)器，D觸發(fā)器挟伙，T觸發(fā)器楼雹，T'觸發(fā)器等。

2尖阔、關于觸發(fā)器的邏輯功能

觸發(fā)器總體來說有四種功能：分別是置“0”贮缅、置“1”、保持介却、翻轉(zhuǎn)谴供。前兩個不說了，就是高低電平齿坷，保持就是維持原狀態(tài)不變桂肌，翻轉(zhuǎn)就是從原狀態(tài)變?yōu)樗姆礌顟B(tài)。

3永淌、基本RS觸發(fā)器

這是基本RS觸發(fā)器原理圖崎场，具體工作原理就不寫了吧，個人覺得比較好理解遂蛀，就說幾個我剛開始看的時候有些看不懂的地方吧谭跨。

1、關于負脈沖和低電平

所謂負脈沖呢，就是一個信號從高電平置為低電平螃宙，然后延遲一段時間后再置為高電平的過程蛮瞄，就像上圖所示的脈沖。而低電平就沒有返回高電平的過程污呼。

2裕坊、關于Q端

我們知道不管是置“1”端還是置“0”端包竹，操作的都是Q端燕酷，間接操作Q非端，剛開始我就錯誤的以為Sd非端控制相應上面的端口周瞎，其實不是苗缩，Rd非端和Sd非端都是控制Q端，即Sd非端一個負脈沖声诸，Q端置“1”酱讶，Q端如果原狀態(tài)就是“1”，則加一個負脈沖后原狀態(tài)不改變彼乌。Rd非端一個負脈沖泻肯，Q端置“0”，Q端如果原狀態(tài)就是“1”慰照，則加一個負脈沖后原狀態(tài)不改變灶挟。

3、兩個端口都加負脈沖的情況下

按理說兩個端口是不允許同時加負脈沖的毒租，因為一旦兩端同時加負脈沖稚铣，則兩個輸出端就都為“1”，這樣與我們認為的兩個輸出端的值互為反變量的原則就相違背了墅垮，但是在畫時序圖的時候惕医，可以將兩個輸出端同畫為高電平。重點是算色，當兩個輸入端都為低電平的時候抬伺，再把它們扳回高電平時，這時候輸出端就會有兩種結(jié)果灾梦，具體是哪種結(jié)果峡钓，這要取決于兩個門電路的運轉(zhuǎn)速度問題了。下面是時序圖

下面是基本RS觸發(fā)器的真值表

4斥废、同步RS觸發(fā)器

同步RS觸發(fā)器是在基本RS觸發(fā)器的基礎上加了兩個與非門椒楣，CP是時鐘。

當CP為“0”時牡肉，下面兩個門電路相當于被封死捧灰，這時第一級門電路的輸出端就都為"1",即保持狀態(tài)。當CP為“1”時，門電路被打開毛俏，第一級門電路的輸出端分別為Rd非和Sd非炭庙，這就和剛才的基本RS觸發(fā)器一樣了。

5煌寇、JK觸發(fā)器

JK觸發(fā)器的內(nèi)部原理比較復雜焕蹄，對于初學者來說，我覺得直接記住他的功能就可以了阀溶，這樣不至于越學越迷糊腻脏，當然有條件的朋友也可以自己去弄明白其中的原理

這是JK觸發(fā)器的邏輯符號，其中C1代表時鐘银锻，左邊那個箭頭代表負脈沖有效永品，也就是說只有在時鐘負脈沖來臨的時候Q端才會發(fā)生變化（同步工作的情況，異步除外）击纬，R,S端為強制置“0”鼎姐、“1”端，這兩個端口不受時鐘控制更振，可以強迫置位炕桨，R端負脈沖置“0”，S端負脈沖置“1”肯腕，J献宫、K端為信號端。

這張是JK觸發(fā)器真值表乎芳，可以看出當R遵蚜、S端都為“1”的情況下，信號端的J奈惑、K才會發(fā)揮作用吭净，從上到下依次是“保持”、置“0”肴甸、置“1”寂殉、翻轉(zhuǎn)。

這樣就可以得到JK觸發(fā)器的特性表原在，有了這個表友扰，我們就可以寫出他的特性方程

即

這是時序圖，注意Q端只在時鐘下降沿出變化

6庶柿、D觸發(fā)器

這是D觸發(fā)器的邏輯符號村怪，注意時鐘是高電平有效，R浮庐、S端是強迫置位端甚负，D為信號端

D觸發(fā)器比較簡單，真值表見下圖

7、T觸發(fā)器

真值表

8梭域、T‘觸發(fā)器

特性方程

T’觸發(fā)器的重要應用斑举，可以用作分頻

9、最后展示一下我之前的作品

謝謝大家支持病涨，也希望各位大神給予糾錯，純手打

往期回顧：

零基礎學FPGA (一) 關于我和FPGA

點擊“閱讀原文”可從樓主處看到更多連載哦

閱讀原文 閱讀 197 3 投訴

Write a comment

? ? ? ? ? ?